基于FPGA的高速浮點(diǎn)FFT的實(shí)現(xiàn)研究
所屬分類(lèi)：參考設(shè)計(jì)
上傳者：aet
文檔大?。?span>482 K
標(biāo)簽： FPGA
所需積分：0分積分不夠怎么辦？
文檔介紹：研究了利用FPGA實(shí)現(xiàn)浮點(diǎn)FFT的技術(shù)，提出了一種循環(huán)控制、RAM訪(fǎng)問(wèn)和蝶形運(yùn)算三大模塊以流水線(xiàn)方式協(xié)同工作的方案，結(jié)合數(shù)據(jù)緩沖和并行處理技術(shù)，討論了蝶形運(yùn)算單元的工作機(jī)制。浮點(diǎn)乘法器采用并行Booth編碼和3級(jí)Wallace壓縮樹(shù)的結(jié)構(gòu)，浮點(diǎn)加法器中采用獨(dú)立的定點(diǎn)加法器和減法器，使運(yùn)算得以高速進(jìn)行。RAM讀/寫(xiě)時(shí)序和運(yùn)算參數(shù)都可利用寄存器設(shè)置。本設(shè)計(jì)已在Cyclone-II系列芯片EP2C8Q208中實(shí)現(xiàn)，200 MHz主頻下，采用外部RAM，完成1 024點(diǎn)復(fù)數(shù)FFT只需750 μs。
現(xiàn)在下載
VIP會(huì)員，AET專(zhuān)家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。