SM3算法的FPGA設(shè)計(jì)與實(shí)現(xiàn) | |
所屬分類:參考設(shè)計(jì) | |
上傳者:aet | |
文檔大?。?span>405 K | |
標(biāo)簽: FPGA | |
所需積分:0分積分不夠怎么辦? | |
文檔介紹:在分析SM3算法的基礎(chǔ)上詳細(xì)介紹了目前Hash函數(shù)的4種硬件實(shí)現(xiàn)策略,同時(shí)給出了迭代方式和基于充分利用時(shí)鐘周期的循環(huán)展開方式下的FPGA實(shí)現(xiàn)。該循環(huán)展開方式有效地減少了一半的工作時(shí)鐘數(shù)和11%的運(yùn)算時(shí)間,吞吐量提高了11%,且占用的硬件資源較少。 | |
現(xiàn)在下載 | |
VIP會(huì)員,AET專家下載不扣分;重復(fù)下載不扣分,本人上傳資源不扣分。 |
Copyright ? 2005-2024 華北計(jì)算機(jī)系統(tǒng)工程研究所版權(quán)所有 京ICP備10017138號(hào)-2