基于FPGA的DMA方式高速數(shù)據(jù)采集系統(tǒng)設計
所屬分類：參考設計
上傳者：aet
文檔大?。?span>498 K
標簽： FPGA
所需積分：0分積分不夠怎么辦？
文檔介紹：提出了一種基于FPGA的DMA方式高速數(shù)據(jù)采集系統(tǒng)設計方案。該方案由底層控制器提供精確采樣時序，保證ADC器件的采樣吞吐；采用支持PCI協(xié)議的DMA方式的數(shù)據(jù)采集機制，優(yōu)化數(shù)據(jù)采集存儲及向上位機交互方式，以確保采集數(shù)據(jù)的高實時性。該方案具有良好的移植性，可應用于采樣速率高、數(shù)據(jù)采集量大、數(shù)據(jù)實時性要求高的數(shù)據(jù)采集系統(tǒng)。
現(xiàn)在下載
VIP會員，AET專家下載不扣分；重復下載不扣分，本人上傳資源不扣分。