基于FPGA實(shí)現(xiàn)的高速等效采集系統(tǒng)
所屬分類：參考設(shè)計(jì)
上傳者：aet
文檔大?。?span>1542 K
標(biāo)簽： FPGA
所需積分：0分積分不夠怎么辦？
文檔介紹：基于FPGA設(shè)計(jì)一個(gè)高速等效采集系統(tǒng), 采樣速率高達(dá)1 GHz。通過(guò)對(duì)被測(cè)信號(hào)的周期進(jìn)行測(cè)量，動(dòng)態(tài)配置鎖相環(huán)，使采樣時(shí)鐘的周期剛好比被測(cè)信號(hào)的周期大1 ns，從而完成對(duì)被測(cè)信號(hào)的等效采樣。系統(tǒng)采用Quartus II軟件進(jìn)行系統(tǒng)模塊設(shè)計(jì)，使用NIOS IDE II軟件完成軟件代碼的實(shí)現(xiàn)。該系統(tǒng)在以Cyclone III FPGA芯片為核心的DE0開發(fā)板上實(shí)現(xiàn)，達(dá)到了設(shè)計(jì)要求。
現(xiàn)在下載
VIP會(huì)員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。