H.264视频解码器中帧内预测模块的硬件设计
所屬分類：参考设计
上傳者：aet
文檔大?。?span>496 K
標簽： FPGA
所需積分：0分積分不夠怎么辦？
文檔介紹：提出一种能实时处理的H.264/AVC帧内预测硬件结构。通过对H.264/AVC各个预测模式的分析，设计了一个通用运算单元，提高了硬件资源的可重用性。采用4个并行运算单元计算预测值，对运算比较复杂的plane模式预处理，并设计模式预测器，加快了系统处理速度。硬件电路结构已通过RTL级仿真及综合，并在Altera公司的Cyclone II FPGA平台上进行了验证和测试。
現(xiàn)在下載
VIP會員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。