高輸出頻率GPS接收機FPGA優(yōu)化設計
所屬分類：技術(shù)論文
上傳者：aet
文檔大小：394 K
標簽： FPGA DSP GPS
所需積分：0分積分不夠怎么辦？
文檔介紹： 為使DSP芯片有充裕的資源和時間用于復雜的導航計算、輸出高頻率的解算結(jié)果，通過資源優(yōu)化，只采用FPGA邏輯電路實現(xiàn)了GPS信號的捕獲、跟蹤、幀同步、衛(wèi)星自動搜索、偽距信息生成等基帶處理功能，并整理了電文、歷書、偽距信息、多普勒頻移的格式，以方便傳輸。實驗表明，本方案可行有效，定位頻率可達100 Hz。
現(xiàn)在下載
VIP會員，AET專家下載不扣分；重復下載不扣分，本人上傳資源不扣分。