基于Δ-Σ技術(shù)和FPGA的數(shù)據(jù)采集系統(tǒng)
所屬分類：參考設(shè)計(jì)
上傳者：aet
文檔大小：500 K
標(biāo)簽： FPGA
所需積分：0分積分不夠怎么辦？
文檔介紹：為了改善傳統(tǒng)數(shù)據(jù)采集系統(tǒng)運(yùn)算能力差、分辨率低、可靠性低等缺點(diǎn)，結(jié)合Δ-Σ技術(shù)和FPGA，設(shè)計(jì)了一種多通道、高分辨率、寬動態(tài)范圍的新型數(shù)據(jù)采集系統(tǒng)。提出了一種由Δ-Σ A/D轉(zhuǎn)換芯片、高性能FPGA和DSP組成的數(shù)據(jù)采集系統(tǒng)方案及其硬件電路實(shí)現(xiàn)方法。系統(tǒng)利用A/D器件對信號進(jìn)行濾波、放大、差分轉(zhuǎn)換和模數(shù)轉(zhuǎn)換，利用FPGA設(shè)計(jì)內(nèi)部模塊和時(shí)鐘信號進(jìn)行電路控制及實(shí)現(xiàn)數(shù)據(jù)緩存、數(shù)據(jù)傳遞等功能，由高速DSP芯片核心控制，對采樣數(shù)據(jù)進(jìn)行實(shí)時(shí)處理。系統(tǒng)能實(shí)現(xiàn)24位高分辨率、寬動態(tài)范圍的信號數(shù)據(jù)采集與高速實(shí)時(shí)處理，可用于電壓、電流、溫度等參量的采集系統(tǒng)中。
現(xiàn)在下載
VIP會員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。