FPGA開發(fā)板設(shè)計(jì)中的信號(hào)完整性分析
所屬分類：參考設(shè)計(jì)
上傳者：aet
文檔大?。?span>499 K
標(biāo)簽： FPGA
所需積分：0分積分不夠怎么辦？
文檔介紹：描述了板級(jí)設(shè)計(jì)中信號(hào)完整性的一般概念及影響信號(hào)完整性的因素和解決辦法。介紹了HyperLynx信號(hào)完整性仿真工具。 通過實(shí)例說明了在FPGA開發(fā)板設(shè)計(jì)中如何應(yīng)用HyperLynx仿真工 具保證板卡的信號(hào)質(zhì)量。
現(xiàn)在下載
VIP會(huì)員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。