基于分布式轉(zhuǎn)發(fā)表的路由器設(shè)計(jì)分布式查找算法模塊的verilog測試激勵(lì)源代碼——第二屆OpenHW開放源碼硬件與嵌入式大賽三等獎(jiǎng)
所屬分類：源代碼
上傳者：chenyy
文檔大?。?span>4 K
標(biāo)簽： FPGA
所需積分：0分積分不夠怎么辦？
文檔介紹：通過分析NetFPGA平臺及路由器原理，本項(xiàng)目將充分利用NetFPGA開發(fā)平臺的資源，實(shí)現(xiàn)片內(nèi)路由器快路徑處理，其中包括分布式路由查找表和Crossbar交換結(jié)構(gòu)，以提高路由器的處理能力和可擴(kuò)展性。
現(xiàn)在下載
VIP會員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。