基于FPGA的TMPLS網(wǎng)絡(luò)系統(tǒng)設(shè)計源代碼——第一屆OpenHW開放源碼硬件與嵌入式大賽三等獎
所屬分類：源代碼
上傳者：chenyy
文檔大?。?span>883 K
標(biāo)簽： FPGA
所需積分：0分積分不夠怎么辦？
文檔介紹：本系統(tǒng)是基于FPGA的TMPLS網(wǎng)絡(luò)結(jié)構(gòu)設(shè)計，由于FPGA的開發(fā)成本低廉，升級方便所以成為該系統(tǒng)設(shè)計的選擇。鑒于開發(fā)板資源的充足性，在本設(shè)計中，將網(wǎng)絡(luò)中的業(yè)務(wù)接入和核心網(wǎng)絡(luò)的四節(jié)點千兆速率的轉(zhuǎn)發(fā)功能平臺整合到了一起，這樣利用四塊開發(fā)板即搭建起整個硬件平臺，其中一塊作為核心節(jié)點不考慮ACCESS部分，另外三塊板則既要承擔(dān)起邊緣節(jié)點的轉(zhuǎn)發(fā)功能又能實現(xiàn)ACCESS網(wǎng)的多業(yè)務(wù)（ethernet,SDH,other businesses）上下路功能.
現(xiàn)在下載
VIP會員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。