一種基于音頻解嵌的異步FIFO設(shè)計及FPGA實現(xiàn)
所屬分類：參考設(shè)計
上傳者：aet
文檔大?。?span>244 K
標(biāo)簽： FPGA
所需積分：0分積分不夠怎么辦？
文檔介紹：介紹了一種針對音頻解嵌中的音頻幀輸出而采用的特定異步FIFO的設(shè)計。重點闡述了針對這一特定情況需要考慮到的FIFO深度及讀寫指針復(fù)位控制以及利用讀寫地址格雷碼對FIFO的空、滿標(biāo)志信號的產(chǎn)生電路進行邏輯設(shè)計，用Verilog HDL硬件描述語言對電路進行RTL級設(shè)計，并使用Modelsim進行功能仿真，最后通過FPGA進行驗證。
現(xiàn)在下載
VIP會員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。