一種基于音頻解嵌的異步FIFO設(shè)計(jì)及FPGA實(shí)現(xiàn)
所屬分類：參考設(shè)計(jì)
上傳者：aet
文檔大小：244 K
標(biāo)簽： FPGA
所需積分：0分積分不夠怎么辦？
文檔介紹：介紹了一種針對(duì)音頻解嵌中的音頻幀輸出而采用的特定異步FIFO的設(shè)計(jì)。重點(diǎn)闡述了針對(duì)這一特定情況需要考慮到的FIFO深度及讀寫指針復(fù)位控制以及利用讀寫地址格雷碼對(duì)FIFO的空、滿標(biāo)志信號(hào)的產(chǎn)生電路進(jìn)行邏輯設(shè)計(jì)，用Verilog HDL硬件描述語(yǔ)言對(duì)電路進(jìn)行RTL級(jí)設(shè)計(jì)，并使用Modelsim進(jìn)行功能仿真，最后通過FPGA進(jìn)行驗(yàn)證。
現(xiàn)在下載
VIP會(huì)員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。