基于FPGA雷達(dá)多目標(biāo)模擬器DRFM設(shè)計(jì)與實(shí)現(xiàn) | |
所屬分類:技術(shù)論文 | |
上傳者:aet | |
文檔大?。?span>317 K | |
標(biāo)簽: FPGA | |
所需積分:0分積分不夠怎么辦? | |
文檔介紹: 研究了雷達(dá)多目標(biāo)模擬系統(tǒng)中數(shù)字射頻存儲(DRFM)單元的設(shè)計(jì)與實(shí)現(xiàn),根據(jù)模擬系統(tǒng)的設(shè)計(jì)要求, 提出一種基于高性能 FPGA數(shù)字射頻存儲單元設(shè)計(jì)方法;著重闡述了數(shù)字射頻存儲單元的設(shè)計(jì)思路, 給出了系統(tǒng)的設(shè)計(jì)方案, 并對系統(tǒng)中雷達(dá)模擬目標(biāo)的各功能模塊進(jìn)行了分析,實(shí)驗(yàn)結(jié)果表明,所設(shè)計(jì)的DRFM滿足設(shè)計(jì)系統(tǒng)要求。 | |
現(xiàn)在下載 | |
VIP會(huì)員,AET專家下載不扣分;重復(fù)下載不扣分,本人上傳資源不扣分。 |
Copyright ? 2005-2024 華北計(jì)算機(jī)系統(tǒng)工程研究所版權(quán)所有 京ICP備10017138號-2