基于FPGA軟核的高速數(shù)據(jù)采集系統(tǒng)設計
所屬分類：技術論文
上傳者：aet
文檔大?。?span>344 K
標簽： FPGA
所需積分：0分積分不夠怎么辦？
文檔介紹：為解決不同性能指標數(shù)據(jù)采集系統(tǒng)開發(fā)時間較長的問題，提出了一種將FPGA軟核技術應用于高速數(shù)據(jù)采集系統(tǒng)設計的方法。系統(tǒng)以Xilinx公司的FPGA為例設計軟核，使用VHDL語言對軟核進行模塊化設計。介紹了數(shù)據(jù)采集系統(tǒng)的硬件電路、USB固件程序、USB驅動程序以及LabVIEW上位機的設計。該數(shù)據(jù)采集系統(tǒng)結構可移植性強，有利于縮短同類型系統(tǒng)設計研發(fā)周期。
現(xiàn)在下載
VIP會員，AET專家下載不扣分；重復下載不扣分，本人上傳資源不扣分。