多項式擬合在log-add算法單元中的應(yīng)用及其FPGA實現(xiàn)
所屬分類：技術(shù)論文
上傳者：aet
文檔大小：248 K
標(biāo)簽： FPGA
所需積分：0分積分不夠怎么辦？
文檔介紹：綜合考慮面積和速度等因素，采用一次多項式擬合實現(xiàn)了簡單快速的log-add算法單元。實驗結(jié)果表明，在相同的精度要求下，其FPGA實現(xiàn)資源占用合理，硬件開銷好于其他次數(shù)的多項式擬合實現(xiàn)方案。
現(xiàn)在下載
VIP會員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。