針對FPGA優(yōu)化的高分辨率時(shí)間數(shù)字轉(zhuǎn)換陣列電路
所屬分類：技術(shù)論文
上傳者：aet
文檔大?。?span>308 K
標(biāo)簽： FPGA
所需積分：0分積分不夠怎么辦？
文檔介紹：介紹一種針對FPGA優(yōu)化的時(shí)間數(shù)字轉(zhuǎn)換陣列電路。利用FPGA片上鎖相環(huán)對全局時(shí)鐘進(jìn)行倍頻與移相，通過時(shí)鐘狀態(tài)譯碼的方法解決了FPGA中延遲的不確定性問題，完成時(shí)間數(shù)字轉(zhuǎn)換的功能。在Altera公司的FPGA上驗(yàn)證表明，本時(shí)間數(shù)字轉(zhuǎn)換陣列可達(dá)1.73 ns的時(shí)間分辨率。轉(zhuǎn)換陣列具有占用資源少，可重用性高，可以作為IP核方便地移植到其他設(shè)計(jì)中。
現(xiàn)在下載
VIP會員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。