超高速數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)與優(yōu)化策略研究
所屬分類：技術(shù)論文
上傳者：aet
文檔大?。?span>386 K
標(biāo)簽： FPGA
所需積分：0分積分不夠怎么辦？
文檔介紹：為滿足雷達(dá)信號(hào)高速采集實(shí)時(shí)存儲(chǔ)的需求，設(shè)計(jì)了一個(gè)12 bit、200 MS/s的高速采集存儲(chǔ)系統(tǒng)?；贑PCI總線解決高速數(shù)據(jù)傳輸?shù)男枨?，并利用雷達(dá)信號(hào)的特點(diǎn)，提出了采樣時(shí)間窗的概念，有效降低了采集數(shù)據(jù)量和數(shù)據(jù)傳輸壓力。設(shè)計(jì)了一種二級(jí)緩存機(jī)制以提高DMA傳輸效率，并通過(guò)數(shù)據(jù)格式的組合來(lái)匹配總線寬度，提高CPCI總線帶寬利用率。采用千兆以太網(wǎng)磁盤陣列，解決了海量數(shù)據(jù)的高速存儲(chǔ)問題。系統(tǒng)最終實(shí)現(xiàn)的采樣速率是200 MS/s，量化精度12 bit，連續(xù)采集。
現(xiàn)在下載
VIP會(huì)員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。