星載FPGA混合時(shí)鐘域設(shè)計(jì)
所屬分類：技術(shù)論文
上傳者：aet
文檔大?。?span>277 K
標(biāo)簽： FPGA
所需積分：0分積分不夠怎么辦？
文檔介紹：設(shè)計(jì)了以XC2V3000為核心處理芯片的星載FPGA系統(tǒng)的涵蓋高速、中速、低速和甚低速的混合時(shí)鐘域，對(duì)混合時(shí)鐘域可靠性設(shè)計(jì)中的關(guān)鍵問(wèn)題，如資源降額、時(shí)序冗余、布局布線等，做了深入研究，提出了基于全局時(shí)鐘網(wǎng)絡(luò)、時(shí)鐘鑒相、FIFO緩沖的多時(shí)鐘同步設(shè)計(jì)解決方案，并在實(shí)際工程中驗(yàn)證了方案的可行性和可靠性。
現(xiàn)在下載
VIP會(huì)員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。