基于FPGA的規(guī)則(3,6)LDPC碼譯碼器
所屬分類：參考設(shè)計(jì)
上傳者：aet
文檔大?。?span>315 K
標(biāo)簽： FPGA
所需積分：0分積分不夠怎么辦？
文檔介紹：基于軟判決譯碼規(guī)則，采用完全并行的解碼結(jié)構(gòu)，使用Verilog硬件描述語(yǔ)言，在Xilinx公司的FPGA（Virtex-2 xcv1000）上實(shí)現(xiàn)了碼率為1/2、幀長(zhǎng)為20bit的規(guī)則（3,6）LDPC碼的譯碼器，最大傳輸速率可達(dá)20Mbps。對(duì)LDPC碼的實(shí)際應(yīng)用具有重要的推動(dòng)作用。
現(xiàn)在下載
VIP會(huì)員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。