基于FPGA的規(guī)則(3,6)LDPC碼譯碼器
所屬分類：參考設計
上傳者：aet
文檔大?。?span>315 K
標簽： FPGA
所需積分：0分積分不夠怎么辦？
文檔介紹：基于軟判決譯碼規(guī)則，采用完全并行的解碼結構，使用Verilog硬件描述語言，在Xilinx公司的FPGA（Virtex-2 xcv1000）上實現(xiàn)了碼率為1/2、幀長為20bit的規(guī)則（3,6）LDPC碼的譯碼器，最大傳輸速率可達20Mbps。對LDPC碼的實際應用具有重要的推動作用。
現(xiàn)在下載
VIP會員，AET專家下載不扣分；重復下載不扣分，本人上傳資源不扣分。