FPGA原型驗(yàn)證
所屬分類：技術(shù)論文
上傳者：serena
文檔大?。?span>200 K
標(biāo)簽： FPGA
所需積分：0分積分不夠怎么辦？
文檔介紹：快 速系統(tǒng)原型技術(shù)已成為 SoC(片上系統(tǒng))驗(yàn)證的主要手段之一,但大多數(shù)的原型描述仍使用 Verilog/VHDL 語言,描述效率低。以軟件編譯式系統(tǒng)設(shè)計(jì) (SCSD)為基礎(chǔ),提出了SoC 的原型驗(yàn)證流程,用 Handel-C 語言描述 SoC 原型,并直接實(shí)現(xiàn)在原型驗(yàn)證硬件上;用 SCSD的軟件工具、 RC1000 和 RC200 硬件平臺搭建了一個 SoC 原型驗(yàn)證系統(tǒng)的樣機(jī),并在樣機(jī)上完成了 Lena 圖像處理 SoC 的原型驗(yàn)證;在反復(fù)試驗(yàn)的基礎(chǔ)上,改進(jìn)了 SoC 原型驗(yàn)證流程,并設(shè)計(jì)出了新的原型電路板。
現(xiàn)在下載
VIP會員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。