FPGA設(shè)計(jì)的驗(yàn)證技術(shù)及其應(yīng)用原則 | |
所屬分類:技術(shù)論文 | |
上傳者:serena | |
文檔大?。?span>295 K | |
標(biāo)簽: FPGA | |
所需積分:0分積分不夠怎么辦? | |
文檔介紹:FPGA設(shè)計(jì)和驗(yàn)證工程師當(dāng)今面臨的最大挑戰(zhàn)之一是時(shí)間和資源制約。隨著FPGA在速度、密度和復(fù)雜性方面的增加,完成一個(gè)完整時(shí)序驗(yàn)證對(duì)人力和計(jì)算機(jī)處理器、存儲(chǔ)器提出了更多更高的要求。 | |
現(xiàn)在下載 | |
VIP會(huì)員,AET專家下載不扣分;重復(fù)下載不扣分,本人上傳資源不扣分。 |
Copyright ? 2005-2024 華北計(jì)算機(jī)系統(tǒng)工程研究所版權(quán)所有 京ICP備10017138號(hào)-2