一種基于FPGA的可配置SPI Master接口設(shè)計(jì)實(shí)現(xiàn)
所屬分類：技術(shù)論文
上傳者：aet
文檔大?。?span>232 K
標(biāo)簽： FPGA
所需積分：0分積分不夠怎么辦？
文檔介紹：介紹一種基于FPGA的SPI Master Interface設(shè)計(jì)。依據(jù)SPI同步串行接口的通信協(xié)議， 設(shè)計(jì)一個(gè)可配置的、高度靈活的SPI Master 模塊，以滿足正常、異常及強(qiáng)度測(cè)試要求。利用Verilog 語言實(shí)現(xiàn)SPI接口的設(shè)計(jì)原理和編程思想。
現(xiàn)在下載
VIP會(huì)員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。