一種改進(jìn)型中頻數(shù)字化正交解調(diào)結(jié)構(gòu)
所屬分類：技術(shù)論文
上傳者：aet
文檔大小：220 K
標(biāo)簽： FPGA
所需積分：0分積分不夠怎么辦？
文檔介紹：提出了一種改進(jìn)型中頻數(shù)字化正交解調(diào)結(jié)構(gòu)，通過(guò)在現(xiàn)場(chǎng)可編程門陣列內(nèi)部對(duì)采樣數(shù)據(jù)流拆分后，分路進(jìn)行數(shù)字解調(diào)的方法，大幅降低了現(xiàn)場(chǎng)可編程門陣列的內(nèi)核工作頻率。解決了中頻數(shù)字接收機(jī)使用超高速A/D轉(zhuǎn)換器時(shí)，對(duì)可編程門陣列內(nèi)核頻率要求過(guò)高的問(wèn)題。詳細(xì)介紹了新結(jié)構(gòu)的組成和工作原理，并使用SIMULINK對(duì)新結(jié)構(gòu)建模和仿真，驗(yàn)證了其可行性。
現(xiàn)在下載
VIP會(huì)員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。