基于FPGA的?？臻g管理器的研究和設計
所屬分類：技術論文
上傳者：aet
文檔大?。?span>325 K
標簽： FPGA
所需積分：0分積分不夠怎么辦？
文檔介紹：提出了一種將堆?？臻g劃分為任務棧和中斷嵌套棧的設計結構，使堆棧空間最小化。采用VHDL硬件語言，在FPGA設備上模擬實現了具有自動檢驗功能的?？臻g管理器。?？臻g管理器由不同功能的邏輯模塊組成，主要闡述了狀態(tài)控制邏輯模塊和地址產生邏輯模塊的設計方法。
現在下載
VIP會員，AET專家下載不扣分；重復下載不扣分，本人上傳資源不扣分。