基于FPGA 的單精度浮點數(shù)乘法器設計
所屬分類：解決方案
上傳者：aet
文檔大?。?span>245 K
標簽： FPGA
所需積分：0分積分不夠怎么辦？
文檔介紹：設計了一個基于FPGA的單精度浮點數(shù)乘法器.設計中采用改進的帶偏移量的冗余Booth3算法和跳躍式Wallace樹型結構,并提出對Wallace樹產(chǎn)生的2個偽和采用部分相加的方式,提高了乘法器的運算速度;加入對特殊值的處理模塊,完善了乘法器的功能.本設計在Altera DE2開發(fā)板上進行了驗證.
現(xiàn)在下載
VIP會員，AET專家下載不扣分；重復下載不扣分，本人上傳資源不扣分。