基于DMA的并行數(shù)字信號高速采集系統(tǒng)
所屬分類：技術(shù)論文
上傳者：aet
文檔大?。?span>223 K
標(biāo)簽： FPGA
所需積分：0分積分不夠怎么辦？
文檔介紹：本系統(tǒng)采用基于FPGA的DMA技術(shù)高速緩存多路并行數(shù)據(jù)，通過數(shù)據(jù)重組將數(shù)據(jù)有序發(fā)送給處理系統(tǒng)，用于數(shù)據(jù)的顯示與分析。系統(tǒng)采用了嵌入式技術(shù)，達(dá)到了便攜效果，從而更好地適應(yīng)設(shè)備的工作環(huán)境。并行數(shù)字信號采集實驗結(jié)果表明，系統(tǒng)能以5 MHz、2.5 MHz、500 kHz、50 Hz 4檔采樣頻率進(jìn)行62路并行數(shù)字信號采集，各路采集結(jié)果正確，并保存了各路之間的同步信息。
現(xiàn)在下載
VIP會員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。