基于FPGA的單精度浮點(diǎn)數(shù)乘法器設(shè)計(jì)
所屬分類：參考設(shè)計(jì)
上傳者：zhuyahong
文檔大小：207 K
標(biāo)簽： FPGA
所需積分：0分積分不夠怎么辦？
文檔介紹：設(shè)計(jì)了一個(gè)基于FPGA的單精度浮點(diǎn)數(shù)乘法器。設(shè)計(jì)中采用改進(jìn)的帶偏移量的冗余Booth3算法和跳躍式Wallace樹型結(jié)構(gòu)，并提出對(duì)Wallace樹產(chǎn)生的2個(gè)偽和采用部分相加的方式，提高了乘法器的運(yùn)算速度；加入對(duì)特殊值的處理模塊，完善了乘法器的功能。本設(shè)計(jì)在Altera DE2開發(fā)板上進(jìn)行了驗(yàn)證。
現(xiàn)在下載
VIP會(huì)員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。