基于SiP封裝的DDR3時序仿真分析與優(yōu)化
所屬分類:技術論文
上傳者:aetmagazine
文檔大?。?span>1013 K
標簽: DDR3 系統(tǒng)級封裝(SiP) 時序仿真
所需積分:0分積分不夠怎么辦?
文檔介紹:針對DDR3系統(tǒng)設計對時序要求的特殊性,對某一SiP(System in Package)中DDR3封裝和基板設計進行時序仿真和優(yōu)化,通過仿真指導設計,提高SiP產品DDR3的設計成功率,減少設計周期。通過ANSYS SIwave軟件提取信號S參數(shù),再經(jīng)過Cadence SystemSI軟件搭建拓撲進行時序仿真分析,利用信號完整性相關理論,討論信號時序與波形的關系,結合版圖分析,給出實際的優(yōu)化方案,并經(jīng)過仿真迭代驗證,最終使所設計的DDR3滿足JEDEC協(xié)議中的時序要求。
現(xiàn)在下載
VIP會員,AET專家下載不扣分;重復下載不扣分,本人上傳資源不扣分。