Tempus-PI仿真和實(shí)測(cè)關(guān)鍵時(shí)序路徑的一致性研究
所屬分類(lèi)：技術(shù)論文
上傳者：aetmagazine
文檔大?。?span>514 K
標(biāo)簽： 靜態(tài)時(shí)序分析 電壓降 關(guān)鍵路徑
所需積分：0分積分不夠怎么辦？
文檔介紹：傳統(tǒng)的靜態(tài)時(shí)序分析會(huì)將電壓的不一致性作為減弱參數(shù)形式，以一定的余量幫助使用者覆蓋大部分真實(shí)芯片中的情況。但是隨著芯片越來(lái)越大，軟硬件的功能越來(lái)越多，由于電壓降引起的時(shí)序違例越來(lái)越多。很多情況下IR的分析是符合標(biāo)準(zhǔn)的。現(xiàn)在主流的大規(guī)模芯片如AI芯片都是基于12 nm、7 nm或者更小的技術(shù)節(jié)點(diǎn)。封裝還會(huì)引入3DIC。電壓降分析越來(lái)越復(fù)雜也越來(lái)越重要。與此同時(shí)，時(shí)序分析也將會(huì)引入電壓降的影響。Tempus-PI提供一個(gè)真正的時(shí)序和電壓降協(xié)同仿真的簽核流程，以此來(lái)幫助找到真正的電壓敏感的關(guān)鍵路徑。該仿真工作的結(jié)果得到了芯片測(cè)試的一致性驗(yàn)證。
現(xiàn)在下載
VIP會(huì)員，AET專(zhuān)家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。