三級(jí)流水線RISC-V處理器設(shè)計(jì)與驗(yàn)證
所屬分類：技術(shù)論文
上傳者：aetmagazine
文檔大小：560 K
標(biāo)簽： RISC-V指令集 流水線 處理器
所需積分：0分積分不夠怎么辦？
文檔介紹：RISC-V作為一種開源精簡指令集架構(gòu)，自發(fā)布以來便得到了大量關(guān)注。設(shè)計(jì)了一種三級(jí)流水線的RISC-V處理器。其中，采用靜態(tài)預(yù)測(cè)BTFN技術(shù)處理流水線執(zhí)行中的分支情況，采用前向旁路傳播技術(shù)解決數(shù)據(jù)冒險(xiǎn)問題，同時(shí)，采用資源共享的辦法，復(fù)用寄存器堆、加法器、選擇器等模塊，使設(shè)計(jì)面積得到一定的優(yōu)化。在VCS和Verdi等EDA工具中，使用RV32I整數(shù)運(yùn)算指令集對(duì)處理器進(jìn)行了仿真測(cè)試，結(jié)果表明，所設(shè)計(jì)的處理器功能正確，達(dá)到預(yù)定目標(biāo)。
現(xiàn)在下載
VIP會(huì)員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。