国产亚洲日韩激情视濒,青春娱乐免费视频精品分类

工業(yè)自動化最新文章

一種基于模板的CFD仿真報告自動生成方法

CFD仿真分析報告是CFD軟件后處理部分的重要組成部分。CFD仿真分析報告生成主要采用人工編輯、手工提取和固定參數(shù)模板等方法。這些方法存在效率低、生成速度慢以及應(yīng)用工程受限等問題。為此提出了一種基于模板的CFD仿真報告生成方法。該方法基于Jinja2模板引擎設(shè)計了一個CFD仿真分析報告模板，在模板中引入動態(tài)內(nèi)容生成腳本，實現(xiàn)了不同工程下動態(tài)內(nèi)容生成；在動態(tài)內(nèi)容生成過程中，通過采用基于消息中間件的數(shù)據(jù)異步通信方式，實現(xiàn)了高效并行的動態(tài)內(nèi)容生成?；谠摲椒ㄔO(shè)計了一個CFD仿真分析報告自動生成原型系統(tǒng)，驗證了該方法的有效性。

發(fā)表于：2024/7/26

Arduino回應(yīng)Arm終止支持嵌入式系統(tǒng)Mbed影響

Arduino回應(yīng)Arm終止支持嵌入式系統(tǒng)Mbed影響：已找到替代方案，年底前發(fā)布首個測試版

發(fā)表于：2024/7/26

日月光FOPLP扇出型面板級封裝2025年Q2開始出貨

7 月 26 日消息，據(jù)臺媒《工商時報》今日報道，日月光營運長（首席運營官，COO）吳田玉在 25 日的法人說明會上表示，該企業(yè)的 FOPLP 產(chǎn)能將于 2025 年二季度開始小規(guī)模出貨。 FOPLP，全稱 Fan-Out Panel-Level Packaging，即扇出型面板級封裝，是先進(jìn)封裝領(lǐng)域目前蓬勃發(fā)展的關(guān)鍵技術(shù)之一。 FOPLP 將封裝基板從最大 12 英寸的圓形晶圓轉(zhuǎn)移到面積更大的矩形面板上。此舉一方面可減少圓形基板帶來的邊角損耗；另一方面可一次實現(xiàn)更大規(guī)模的封裝操作，提高生產(chǎn)效率。

發(fā)表于：2024/7/26

英偉達(dá)發(fā)布小模型Minitron

英偉達(dá)發(fā)布小模型Minitron，模型訓(xùn)練速度提高40倍

發(fā)表于：2024/7/26

Agile Analog宣布已成功在格芯兩大工藝上提供可定制的模擬IP

Agile Analog宣布已成功在格芯FinFET和FDX FD-SOI工藝上提供可定制的模擬IP

發(fā)表于：2024/7/26

2023年全球CMOS圖像傳感器市場報告公布

2023年全球CMOS圖像傳感器市場：索尼以45%份額穩(wěn)居第一，國產(chǎn)廠商合力拿下16%份額排名第二至第四的分別是三星、豪威科技、安森美，市場份額分別為19%、11%和6%，均與2022年持平。

發(fā)表于：2024/7/26

新一代24G+ SAS標(biāo)準(zhǔn)正式發(fā)布

7月25日消息，盡管固態(tài)硬盤和機械硬盤驅(qū)動器正逐漸轉(zhuǎn)向采用NVMe協(xié)議的PCIe物理接口，但SAS（串行連接SCSI）技術(shù)依然在許多應(yīng)用中占據(jù)重要地位。近日，SNIA SCSI貿(mào)易協(xié)會論壇（STA）和INCITS/SCSI標(biāo)準(zhǔn)組織，正式發(fā)布了新一代24G+ SAS標(biāo)準(zhǔn)。 24G+ SAS標(biāo)準(zhǔn)在維持2.4 GB/s的傳輸速度基礎(chǔ)上，引入了五項新功能，旨在增強傳統(tǒng)服務(wù)器和超大規(guī)模數(shù)據(jù)中心的存儲性能。

發(fā)表于：2024/7/26

激光制造芯片技術(shù)最新進(jìn)展介紹

用激光制造芯片，最新進(jìn)展現(xiàn)代計算機芯片可以構(gòu)建納米級結(jié)構(gòu)。到目前為止，只能在硅晶片頂部形成這種微小結(jié)構(gòu)，但現(xiàn)在一種新技術(shù)可以在表面下的一層中創(chuàng)建納米級結(jié)構(gòu)。該方法的發(fā)明者表示，它在光子學(xué)和電子學(xué)領(lǐng)域都有著廣闊的應(yīng)用前景，有朝一日，人們可以在整個硅片上制造3D 結(jié)構(gòu)。

發(fā)表于：2024/7/26

基于擾動觀測的小型反作用飛輪高精度控制

反作用飛輪是衛(wèi)星姿態(tài)控制系統(tǒng)的關(guān)鍵部件，其性能指標(biāo)直接關(guān)系到光學(xué)遙感衛(wèi)星的控制精度。為了實現(xiàn)高精度的反作用飛輪轉(zhuǎn)速控制，提出了一種基于擾動觀測器的非線性控制方法。首先，建立了基于無刷直流電機的反作用飛輪數(shù)學(xué)模型，分析了影響轉(zhuǎn)速控制精度的因素，并構(gòu)建了用于控制器設(shè)計的非線性模型。然后，結(jié)合擾動觀測器和非線性控制理論設(shè)計了基于擾動觀測的非線性控制器，并利用李雅普諾夫理論證明了控制方法的穩(wěn)定性。最后，通過數(shù)值仿真證明飛輪轉(zhuǎn)速可以平穩(wěn)達(dá)到控制目標(biāo)值，精度優(yōu)于傳統(tǒng)的PI控制方法，并在飛輪實體上驗證了本文方法的有效性。

發(fā)表于：2024/7/25

基于機器視覺的微小沖壓零件尺寸測量

針對一種微小沖壓零件人工測量效率低、準(zhǔn)確度低問題，提出了基于機器視覺的微小沖壓零件尺寸測量方法。首先對系統(tǒng)的測量系統(tǒng)設(shè)計進(jìn)行了介紹，然后介紹了測量方法，采用圖像處理軟件先對提取的圖像進(jìn)行灰度化、去噪點等預(yù)處理，再用Canny邊緣檢測算法進(jìn)行閾值分割，以提取零件的輪廓。在這些零件的輪廓處理算法上，提出了一種基于RDP算法的輪廓分割方法進(jìn)行輪廓分割。在邊緣定位上，提出了一種基于卡尺工具的邊緣點檢測方法來提高各類輪廓的邊緣定位準(zhǔn)確度，然后采用基于Tukey權(quán)重函數(shù)的擬合算法對直線和圓弧進(jìn)行測量得到像素尺寸，最后將像素尺寸通過標(biāo)定轉(zhuǎn)換為物理尺寸。實驗結(jié)果表明，該設(shè)計對微小沖壓零件的測量一致性及準(zhǔn)確度較高，且具備較高效率。

發(fā)表于：2024/7/25

基于晶圓級技術(shù)的PBGA電路設(shè)計與驗證

晶圓級封裝技術(shù)可實現(xiàn)多芯片互連，但在封裝尺寸、疊層數(shù)和封裝良率等方面的問題限制了其在電路小型化進(jìn)程中的發(fā)展。以一款扇出型晶圓級封裝電路為例，基于先進(jìn)封裝技術(shù)，采用軟件設(shè)計和仿真優(yōu)化方式，結(jié)合封裝經(jīng)驗和實際應(yīng)用場景，通過重布線和芯片倒裝的方式互連，完成了有機基板封裝設(shè)計與制造，實現(xiàn)了該電路低成本和批量化生產(chǎn)的目標(biāo)。本產(chǎn)品的設(shè)計思路和制造流程可為其他硬件電路微型化開發(fā)提供參考。

發(fā)表于：2024/7/25

基于ATE的千級數(shù)量管腳FPGA多芯片同測技術(shù)

隨著超大規(guī)模FPGA芯片技術(shù)發(fā)展，芯片管腳數(shù)量提升到1 000以上，如何實現(xiàn)超大規(guī)模多引腳FPGA芯片高效測試成為ATE在線測試難點。針對一款千級數(shù)量管腳超大規(guī)模的FPGA芯片，基于FPGA的可編程特性，采用多芯片有效pin功能并行測試和單芯片全pin電性能參數(shù)測試相結(jié)合的方法進(jìn)行ATE測試，實現(xiàn)了千級數(shù)量管腳FPGA芯片的4芯片同測，測試效率提升3倍多。

發(fā)表于：2024/7/25

美國計劃開發(fā)新一代超級計算機Discovery

美國計劃開發(fā)新一代超級計算機，性能將是Frontier的5倍

發(fā)表于：2024/7/25

日本出口管制政策新增5項半導(dǎo)體相關(guān)技術(shù)

日本出口管制政策：這5項半導(dǎo)體相關(guān)技術(shù)被限！以下為此次被日本新增列入出口管制5個物項：

發(fā)表于：2024/7/25

供應(yīng)鏈消息稱中國廠商向臺積電扔大量加急訂單

7nm等沒戲！中國廠商向臺積電扔大量加急訂單加快備貨愿多付40%溢價

發(fā)表于：2024/7/25