自20世紀(jì)70年代以來(lái)的大多數(shù)時(shí)間內(nèi)，超大規(guī)模集成電路器件的特征尺寸以每三年70 9／6的速度縮小，從而使得數(shù)目越來(lái)越多的晶體管可以集成在同一顆半導(dǎo)體芯片上制造。由于具有速度、價(jià)格、面積、功耗和上市時(shí)間上的優(yōu)勢(shì)，基于IP核復(fù)用技術(shù)的SoC設(shè)計(jì)逐漸成為超大規(guī)模集成電路設(shè)計(jì)的一個(gè)重要領(lǐng)域，特別是SoC給無(wú)線通信、多媒體和消費(fèi)類電子領(lǐng)域的設(shè)計(jì)提供了一個(gè)性價(jià)比更好的集成解決方案。而在SoC設(shè)計(jì)中，片上通信的研究是國(guó)內(nèi)外SoC設(shè)計(jì)基礎(chǔ)研究中的關(guān)鍵技術(shù)之一。

　　1 片上通信體系結(jié)構(gòu)技術(shù)介紹

　　國(guó)內(nèi)外片上通信體系結(jié)構(gòu)的研究主要有五種：共享總線結(jié)構(gòu)、片上網(wǎng)絡(luò)結(jié)構(gòu)、交叉開關(guān)、點(diǎn)到點(diǎn)通信和混合片上通信結(jié)構(gòu)。

　　共享總線的互連方式可以分為：?jiǎn)慰偩€、多總線和層次化總線。共享總線式的片上通信主要由公司開發(fā)并廣泛應(yīng)用于實(shí)際的SoC設(shè)計(jì)中，如IBM的 CoreCon-nect總線互連框架、ARM公司的AMBA總線，以及其他一些公司的總線等，同時(shí)國(guó)內(nèi)的高等院校也有對(duì)共享總線式的片上通信的研究，例如西安電子科技大學(xué)的科學(xué)基金項(xiàng)目“高性能SoC異步互連技術(shù)研究”，南京大學(xué)的科學(xué)基金項(xiàng)目“動(dòng)態(tài)可重構(gòu)SoC：中數(shù)據(jù)通信問(wèn)題的研究”等。仲裁器是共享總線中的關(guān)鍵技術(shù)之一，現(xiàn)有的仲裁器的優(yōu)先級(jí)策略包括靜態(tài)優(yōu)先級(jí)策略、時(shí)分多路優(yōu)先級(jí)策略和基于隨機(jī)數(shù)的彩票優(yōu)先級(jí)策略的研究。盡管共享總線互連結(jié)構(gòu)能夠適合大量的應(yīng)用并被采用，但是它也存在一些問(wèn)題。首先SoC中具有各種各樣的IP模塊，每個(gè)模塊都有各自的通信要求，而通常的單總線結(jié)構(gòu)在同一時(shí)刻僅能授權(quán)一個(gè)發(fā)出請(qǐng)求的主設(shè)備占用共享總線，因此限制整個(gè)SoC的性能。同時(shí)，隨著SoC的規(guī)模越來(lái)越大，總線結(jié)構(gòu)的長(zhǎng)互連問(wèn)題、深亞微米技術(shù)下的串?dāng)_問(wèn)題以及壓降問(wèn)題，都表現(xiàn)出來(lái)。

　　近幾年，已有國(guó)內(nèi)外學(xué)者提出采用計(jì)算機(jī)網(wǎng)絡(luò)的互連通信技術(shù)進(jìn)行SoC的片上網(wǎng)絡(luò)設(shè)計(jì)與研究，這種片上網(wǎng)絡(luò)結(jié)構(gòu)能夠極大提高多處理器SoC的性能。然而相當(dāng)于共享總線結(jié)構(gòu)來(lái)說(shuō)，同時(shí)帶來(lái)了較大的硬件和延遲開銷。2002年Standford大學(xué)的De Micheli提出了采用將計(jì)算機(jī)網(wǎng)絡(luò)互連技術(shù)使用到SoC設(shè)計(jì)中。他認(rèn)為片上網(wǎng)絡(luò)可以為SoC帶來(lái)更高帶寬的通信鏈路和易于擴(kuò)展的節(jié)點(diǎn)，同時(shí)，采用該技術(shù)可以提高SoC的服務(wù)質(zhì)量(QoS)。對(duì)于片上網(wǎng)絡(luò)，現(xiàn)在的研究主要集中在片上網(wǎng)絡(luò)(NOC)的結(jié)構(gòu)、通信協(xié)議、高層次綜合和設(shè)計(jì)自動(dòng)化。近年來(lái)，多種基于報(bào)文交換網(wǎng)絡(luò)的片上網(wǎng)絡(luò)互連結(jié)構(gòu)被提出，其中較多被研究的包括二維網(wǎng)格NoC、可擴(kuò)展的可編程片上網(wǎng)絡(luò)SPIN等。

　　基于交叉開關(guān)(Crossbar)的片上通信互連結(jié)構(gòu)，包括單級(jí)交叉開關(guān)互連和多級(jí)交叉開關(guān)互連。文獻(xiàn)[11]認(rèn)為，在理論上對(duì)于多處理器的并行計(jì)算應(yīng)用，采用交叉開關(guān)進(jìn)行通信，其效率是最高的；然而，其實(shí)現(xiàn)的代價(jià)較大。對(duì)于一個(gè)具有N個(gè)節(jié)點(diǎn)的交叉開關(guān)，其實(shí)現(xiàn)復(fù)雜度和代價(jià)隨著O(N2)增加。一個(gè) N×M的交叉開關(guān)網(wǎng)絡(luò)，每個(gè)處理器可以讀寫不同的存儲(chǔ)模塊，所有處理器和存儲(chǔ)模塊可以并行通信。當(dāng)兩個(gè)或多個(gè)處理器請(qǐng)求訪問(wèn)同一模塊是，仲裁機(jī)制會(huì)令一個(gè)處理器訪問(wèn)而其他處理器等待。近年來(lái)，隨著集成電路制造的特征尺寸逐漸縮小，交叉開關(guān)互連結(jié)構(gòu)在SoC中也得到了應(yīng)用。

　　文獻(xiàn)[12]中描述的NextJs SoC芯片，采用了一個(gè)具有16個(gè)端口的異步交叉開關(guān)互連方式，在130 nm工藝下，主頻為1．35 GHz，等分封裝帶寬達(dá)780 Gb／s。點(diǎn)對(duì)點(diǎn)的片上通信互連結(jié)構(gòu)是指各個(gè)IP核之間都有其專用的通信鏈路，相對(duì)于共享總線來(lái)說(shuō)，具有獨(dú)特的優(yōu)點(diǎn)。例如點(diǎn)到點(diǎn)的通信容性負(fù)載相對(duì)較小，因此有較小的延遲。但是，由于每個(gè)IP核之間都有通信鏈路，其互連資源必然增多，造成布局布線的困難。每個(gè)IP核也需要更多的通信端口，增加了芯片的面積。文獻(xiàn)[13]中，作者提出了一種基于功耗約束的點(diǎn)對(duì)點(diǎn)通信的綜合算法。針對(duì)H．263應(yīng)用的編碼器，采用該算法進(jìn)行綜合，與傳統(tǒng)共享現(xiàn)在的綜合結(jié)果進(jìn)行了比較，芯片上的面積開銷雖然增大4％，但連線長(zhǎng)度卻減少了15％，芯片的功耗減小到原來(lái)的26％。

　　文獻(xiàn)[14]提出了片上通信多樣性概念，即采用不同片上通信結(jié)構(gòu)的組合，把整個(gè)芯片分為幾個(gè)孤島，每個(gè)孤島可能采用不同的電壓和時(shí)鐘頻率，從而達(dá)到對(duì)系統(tǒng)具體參數(shù)優(yōu)化的目的，如功耗、吞吐率。特別是近幾年，片上通信網(wǎng)絡(luò)的提出，使得片上通信網(wǎng)絡(luò)的組合越來(lái)越豐富。利用上面提到的各種片上通信結(jié)構(gòu)進(jìn)行組合，可以充分發(fā)揮各種通信方式的優(yōu)點(diǎn)，如總線方式的開銷較小，且需要共享的數(shù)據(jù)傳輸性能高，而片上網(wǎng)絡(luò)的方式可以增加數(shù)據(jù)傳輸?shù)目煽啃院筒⑿行?，具有高的通信帶寬，因此，混合的片上通信結(jié)構(gòu)為高性能的SoC設(shè)計(jì)提供了一種新的設(shè)計(jì)空間。

　　對(duì)片上通信的體系結(jié)構(gòu)的研究，給SoC中性能優(yōu)化的片上通信設(shè)計(jì)提供了一個(gè)探索空間。同時(shí)，片上通信系統(tǒng)的功耗、可靠性和帶寬等具體性能參數(shù)的研究，對(duì)于片上通信的優(yōu)化設(shè)計(jì)也具有重要意義。

 　　2 一種新的片上通信體系結(jié)構(gòu)

　　據(jù)市場(chǎng)預(yù)測(cè)，2010年全球市場(chǎng)SoC規(guī)模將超過(guò)IC總市場(chǎng)份額，因此作為SoC設(shè)計(jì)的關(guān)鍵技術(shù)之一的片上通信的研究與設(shè)計(jì)，具有重要意義。在國(guó)內(nèi)外研究片上通信體系結(jié)構(gòu)的基礎(chǔ)上，提出一種將共享總線和片上網(wǎng)絡(luò)相結(jié)合的混合片上通信結(jié)構(gòu)。圖1給出了一個(gè)2通道混合片上通信結(jié)構(gòu)的示意圖。該混合片上通信體系結(jié)構(gòu)，傳統(tǒng)的片上共享總線與片上網(wǎng)絡(luò)相結(jié)合。這樣，對(duì)于具有N個(gè)主從設(shè)備的IP核的SoC，經(jīng)配置M個(gè)通道可以并行通信。

　　圖1中的仲裁器用于對(duì)所有模塊的通信申請(qǐng)和授權(quán)進(jìn)行仲裁。這里提出了基于申請(qǐng)和授權(quán)的優(yōu)先級(jí)模型。

　　仲裁序列：在SoC中存在N個(gè)主設(shè)備，記為M1，M2，…，Mi，…，MN(i=1，2，…，N)，如果將第i次得到仲裁的主設(shè)備記為Xi，那么稱序列{X1，X2，…，Xi,…}為仲裁序列。

　　仲裁周期序列段：如果仲裁周期為L(zhǎng)(正整數(shù))，那么第i個(gè)仲裁周期序列段為：

Mi到Mj的授權(quán)轉(zhuǎn)移：如果Xi為Mi，Xi+1為Mi，那么稱{Xi，Xi+1}為Mi到Mj的授權(quán)轉(zhuǎn)移。

　　授權(quán)模式：在第i個(gè)仲裁周期序列段{X(i-1)×L+1，X(i-1)×L+2，…，X(i-1)×L+L}(i=1，2，…)中，如果第j個(gè)主設(shè)備的授權(quán)次數(shù)記為nj(j=1，2，…，N)，那么{n1，n2，…，nj，…，nN}稱為第i個(gè)仲裁周期序列的授權(quán)模式。

　　由授權(quán)模式和仲裁周期的定義，可以得到：

　　通常，在某一運(yùn)行時(shí)間段，SoC中的各個(gè)IP核的優(yōu)先級(jí)將不同于另一個(gè)運(yùn)行的時(shí)間段，因此，SoC中各個(gè)IP核優(yōu)先級(jí)必然存在時(shí)間局域性。在此前提下，利用存儲(chǔ)的第i個(gè)仲裁周期序列段中的授權(quán)模式，可以動(dòng)態(tài)計(jì)算第i+1個(gè)仲裁周期序列段中的Xi×L+j=Mk(k=1，2，…，N)的機(jī)率和Mi～Mj的授權(quán)轉(zhuǎn)移機(jī)率。

　　圖1中，進(jìn)行數(shù)據(jù)報(bào)文交換的是交叉開關(guān)。如果在SoC中僅有一個(gè)或兩個(gè)DSP，該交叉開關(guān)可以有2M個(gè)端口；而如果存在一個(gè)處理器(DSP)陣列，則該交叉開關(guān)可以有2M+1個(gè)端口，以便于二維網(wǎng)格的擴(kuò)展。圖1中的MUX單元可以采用選通器，如圖2所示。

　　目前已經(jīng)完成對(duì)仲裁器、接口單元和片上交叉開關(guān)進(jìn)行Verilog的RTL代碼編寫，在Cadence的仿真環(huán)境下進(jìn)行了功能驗(yàn)證。下一步將針對(duì)TSMC 的180 nm低功耗標(biāo)準(zhǔn)單元庫(kù)進(jìn)行邏輯綜合，在Cadence的仿真環(huán)境下得到面積、功耗和主頻等性能參數(shù)，并完成對(duì)上述片上通信結(jié)構(gòu)后端的設(shè)計(jì)和評(píng)估。

　　3 結(jié) 語(yǔ)

　　經(jīng)驗(yàn)證，該片上通信的優(yōu)化體系結(jié)構(gòu)既保留了片上共享總線的面積小的優(yōu)點(diǎn)，又具有片上網(wǎng)絡(luò)的并行通信的優(yōu)點(diǎn)。目前，具有優(yōu)化體系結(jié)構(gòu)的片上通信IP核，已經(jīng)應(yīng)用于實(shí)際的SoC設(shè)計(jì)中。將來(lái)，該研究結(jié)果在我國(guó)已發(fā)展或?qū)⒁l(fā)展的高清晰度數(shù)字電視處理器SoC芯片、3G無(wú)線移動(dòng)終端基帶SoC芯片和其他SoC芯片的設(shè)計(jì)中，都會(huì)具有重要的實(shí)際應(yīng)用意義。