《電子技術(shù)應(yīng)用》
您所在的位置：首頁(yè) > 可编程逻辑 > 设计应用 > 基于边界扫描的多芯粒异构集成系统互连线测试方法
基于边界扫描的多芯粒异构集成系统互连线测试方法
电子技术应用
陈龙，黄健，解维坤，宋国栋
中国电子科技集团公司第五十八研究所
摘要： 针对多芯粒异构复杂结构采用传统的功能测试方案无法准确定位内部互连故障，提出一种基于边界扫描的多芯粒互连线测试方法，实现对芯粒芯片互连故障的检测。基于IEEE 1149.1边界扫描协议与互连线测试优化算法，通过ATE测试系统识别内部互连故障线路，从而准确检测出芯片故障缺陷。与传统测试方法相比，基于边界扫描的多芯粒互连线测试方法稳定可靠，能够精确定位芯片内部互连故障，大幅提高测试效率，保证芯粒系统的可靠性应用。
中圖分類(lèi)號(hào)：TN407 文獻(xiàn)標(biāo)志碼：A DOI: 10.16157/j.issn.0258-7998.257100
中文引用格式： 陳龍，黃健，解維坤，等. 基于邊界掃描的多芯粒異構(gòu)集成系統(tǒng)互連線測(cè)試方法[J]. 電子技術(shù)應(yīng)用，2026，52(3)：46-50.
英文引用格式： Chen Long，Huang Jian，Xie Weikun，et al. Interconnect testing method for multi-chiplet heterogeneous integrated systems based on boundary scan[J]. Application of Electronic Technique，2026，52(3)：46-50.
Interconnect testing method for multi-chiplet heterogeneous integrated systems based on boundary scan
Chen Long，Huang Jian，Xie Weikun，Song Guodong
No.58 Research Institute of China Electronic Technology Group Corporation
Abstract： For multi-chiplet heterogeneous complex structures, traditional functional testing methods are unable to accurately locate internal interconnection faults. A boundary-scan-based interconnect testing method for multi-chiplet is proposed, which enables the detection of interconnect faults between chiplets. Based on the IEEE 1149.1 boundary-scan protocol and an optimized interconnect testing algorithm, this method uses an Automatic Test Equipment (ATE) testing system to identify faulty internal interconnection lines, thereby accurately detecting chip faults and defects. Compared with traditional testing methods, the boundary-scan-based interconnect testing method for multi-chiplet is stable and reliable. It can accurately pinpoint internal interconnection faults within the chip, significantly improves testing efficiency, and ensures the reliable application of chiplet systems.
Key words : chiplet；boundary scan；interconnect test；fault defect

引言

多芯粒異構(gòu)集成系統(tǒng)是將多種功能芯粒，包括處理器[1]、可編程陣列邏輯(FPGA)[2-4]、存儲(chǔ)器[5-6]、模擬等功能芯粒集成在一個(gè)封裝內(nèi)，從而實(shí)現(xiàn)一個(gè)基本完整的功能。在芯粒系統(tǒng)中，摒棄傳統(tǒng)的印制電路板（PCB）作為芯片連接載體的方式，有效規(guī)避因PCB自身固有缺陷所導(dǎo)致的系統(tǒng)性能瓶頸問(wèn)題。芯粒系統(tǒng)具有開(kāi)發(fā)周期短、功能多、功耗低、性能更優(yōu)良、成本價(jià)格低、體積小、質(zhì)量輕的特點(diǎn)，因此被廣泛應(yīng)用于航空航天等諸多領(lǐng)域。

芯粒系統(tǒng)堆疊過(guò)程中，隨著堆疊芯片數(shù)量的增加，互連缺陷造成的芯片失效率呈指數(shù)級(jí)上升。在芯粒系統(tǒng)中，互連線是指系統(tǒng)內(nèi)芯粒之間的導(dǎo)線，是系統(tǒng)功能測(cè)試的基礎(chǔ)，互連測(cè)試[7]是芯粒測(cè)試過(guò)程中的一個(gè)重要環(huán)節(jié)，其目的是驗(yàn)證芯粒各個(gè)功能模塊之間的通信是否正常。傳統(tǒng)測(cè)試方法是通過(guò)功能測(cè)試方法對(duì)整個(gè)系統(tǒng)功能進(jìn)行驗(yàn)證，此測(cè)試辦法在功能失效的情況下無(wú)法精確定位具體互連線的失效位置，已經(jīng)達(dá)不到好的測(cè)試效果。

本文針對(duì)以上存在的問(wèn)題提出一種基于邊界掃描的多芯粒[8-9]互連線測(cè)試方法，能夠準(zhǔn)確定位芯片內(nèi)部互連故障，是提高故障覆蓋率的重要方法之一，具有非常重要的意義，在工業(yè)技術(shù)等方面也具有重要的參考價(jià)值。


本文詳細(xì)內(nèi)容請(qǐng)下載：

http://ihrv.cn/resource/share/2000007001


作者信息：

陳龍，黃健，解維坤，宋國(guó)棟

（中國(guó)電子科技集團(tuán)公司第五十八研究所， 江蘇 無(wú)錫 214035）

2.jpg

此內(nèi)容為AET網(wǎng)站原創(chuàng)，未經(jīng)授權(quán)禁止轉(zhuǎn)載。