《電子技術(shù)應(yīng)用》
您所在的位置：首頁 > 模擬設(shè)計(jì) > 業(yè)界動(dòng)態(tài) > PCIe和XAUI協(xié)議時(shí)鐘架構(gòu)應(yīng)用實(shí)例

PCIe和XAUI協(xié)議時(shí)鐘架構(gòu)應(yīng)用實(shí)例

2022-08-29
來源：FPGA之家
關(guān)鍵詞： PCIe GTXGTH XAUI

　　引言：本文我們介紹GTX/GTH收發(fā)器時(shí)鐘架構(gòu)應(yīng)用，該文內(nèi)容對進(jìn)行PCIe和XAUI開發(fā)的FPGA邏輯設(shè)計(jì)人員具有實(shí)際參考價(jià)值，具體介紹：
　　PCIe參考時(shí)鐘設(shè)計(jì)
　　XAUI參考時(shí)鐘設(shè)計(jì)
　　1.PCIe參考時(shí)鐘設(shè)計(jì)
　　1.1參考輸入時(shí)鐘
　　GTX/GTH收發(fā)器使用參考時(shí)鐘產(chǎn)生內(nèi)部比特時(shí)鐘用于發(fā)送和接收數(shù)據(jù)。收發(fā)器使用PCIe模式時(shí)，推薦的參考時(shí)鐘為100MHz，參考時(shí)鐘也可以選擇125MHz或者250MHz。
　　參考輸入時(shí)鐘經(jīng)過IBUFDS_GTE2原句驅(qū)動(dòng)GTX/GTH收發(fā)器參考時(shí)鐘。如果TX buffer旁路，TXOUTCLKSEL必須選擇GTX/GTH收發(fā)器的參考時(shí)鐘作為TXOUTCLK源時(shí)鐘。該參考時(shí)鐘在電源上電后必須保持穩(wěn)定和自由運(yùn)行。
　　對于異步時(shí)鐘應(yīng)用，最差的頻率偏移必須保持在±600ppm或者±300ppm。GTX/GTH收發(fā)器內(nèi)部產(chǎn)生的25MHz時(shí)鐘來自參考時(shí)鐘分頻，用于同步器和定時(shí)器以及各種GTX/GTH收發(fā)器操作，如復(fù)位、電源管理、速率改變、OOB等。
　　PCIe參考時(shí)鐘推薦的CPLL分頻器和時(shí)鐘設(shè)置如圖1所示。

1.jpg

　　圖1、PCIe參考時(shí)鐘推薦的CPLL分頻器和時(shí)鐘設(shè)置
　　對于PCIe Gen3應(yīng)用，QPLL必須使用，圖2顯示了推薦的QPLL配置。

2.jpg

　　圖2、推薦的QPLL設(shè)置
　　1.2 并行時(shí)鐘（PCLK）
　　在PCIe模式中，PCLK是FPGA邏輯接口，用來同步并行接口數(shù)據(jù)傳輸。在Gen1應(yīng)用中推薦的PCLK時(shí)鐘為125MHz，在Gen2和Gen3中推薦的PCLK為250MHz。通常一個(gè)MMCME2_ADV通過參考輸入時(shí)鐘產(chǎn)生125MHz和250MHz時(shí)鐘。當(dāng)MMCME2_ADV使用時(shí)，用戶可以通過BUFGMUX選擇想要的時(shí)鐘。推薦PCIe模式中內(nèi)部和外部數(shù)據(jù)位寬相同，此時(shí)[TX/RX]USRCLK和[TX/RX]USRCLK2時(shí)鐘頻率相同。
　　在Gen1、Gen2和Gen3中，推薦TX buffer旁路，此時(shí)TXOUTCLKSEL必須GTX/GTH收發(fā)器參考時(shí)鐘通過TXOUTCLK端口后作為TXUSRCLK2的源時(shí)鐘。為了最小化TX lane和lane之間偏移，所有l(wèi)ane的TXUSRCLK和TXUSRCLK2必須來源相同的時(shí)鐘源。
　　在Gen1、Gen2和Gen3中，推薦使用RX buffer。當(dāng)RX buffer應(yīng)用在同步時(shí)鐘應(yīng)用中，GTX/GTH收發(fā)器參考時(shí)鐘為RXUSRCLK和RXUSRCLK2的源時(shí)鐘。圖3顯示了PCIe同步時(shí)鐘應(yīng)用架構(gòu)。

3.jpg

　　圖3、PCIe同步時(shí)鐘架構(gòu)舉例
　　當(dāng)RX buffer用在異步時(shí)鐘應(yīng)用中，RX恢復(fù)時(shí)鐘來自主Lane0，作為RXUSRCLK和RXUSRCLK2時(shí)鐘源。圖4顯示了PCIe異步時(shí)鐘架構(gòu)，圖中如果使用BUFGMUX原句，則BUFG可以插入PCLK路徑中用于平衡路徑時(shí)序。

4.jpg

　　圖4、PCIe異步時(shí)鐘架構(gòu)舉例
　　2.XAUI時(shí)鐘設(shè)計(jì)
　　2.1 參考輸入時(shí)鐘
　　對于XAUI應(yīng)用，使用單一156.25MHz參考時(shí)鐘。如圖5所示，參考輸入時(shí)鐘通過IBUFDS_GTE2驅(qū)動(dòng)GTXE2_COMMON。

5.jpg

　　圖5、XAUI時(shí)鐘架構(gòu)舉例
　　圖5中QPLL推薦的時(shí)鐘配置如圖6所示。

6.jpg

　　圖6、QPLL推薦的時(shí)鐘配置
　　2.2 并行時(shí)鐘
　　在XAUI操作模式中，GTX/GTH收發(fā)器內(nèi)部數(shù)據(jù)位寬和FPGA接口位寬為2字節(jié)位寬，此時(shí)，[TX/RX]USRCLK和[TX/RX]USRCLK2頻率相同，即都為156.25MHz。
　　對于XAUI應(yīng)用，推薦TX buffer旁路，此時(shí)TXOUTCLKSEL設(shè)置為3'b011，使用GTX/GTH收發(fā)器參考時(shí)鐘作為TXUSRCLK和TXUSRCLK2時(shí)鐘源。



更多信息可以來這里獲取==>>電子技術(shù)應(yīng)用-AET<<

圖片.jpg

本站內(nèi)容除特別聲明的原創(chuàng)文章之外，轉(zhuǎn)載內(nèi)容只為傳遞更多信息，并不代表本網(wǎng)站贊同其觀點(diǎn)。轉(zhuǎn)載的所有的文章、圖片、音/視頻文件等資料的版權(quán)歸版權(quán)所有權(quán)人所有。本站采用的非本站原創(chuàng)文章及圖片等內(nèi)容無法一一聯(lián)系確認(rèn)版權(quán)者。如涉及作品內(nèi)容、版權(quán)和其它問題，請及時(shí)通過電子郵件或電話通知我們，以便迅速采取適當(dāng)措施，避免給雙方造成不必要的經(jīng)濟(jì)損失。聯(lián)系電話：010-82306118；郵箱：aet@chinaaet.com。