根據外媒《eeNews》的報導，比利時微電子研究中心（IMEC）執(zhí)行長Luc van den Hove日前在Futures conference大會上表示，相信摩爾定律(Moore’s law)不會終結，但需要很多方面共同做出貢獻。對此，IMEC就提出了1納米以下至2埃米（A2）的半導體制程技術和芯片設計的路徑，藉以進一步延續(xù)摩爾定律。

　　報導指出，Luc van den Hove提到了幾代器件架構，從FinFET器件到插板和原子通道器件，以及新材料和ASML的High-NA曝光機的導入，這都需要很多年的時間。而ASML目前正在安裝的High-NA曝光機的原型設備，將在2024年投入商用。Luc van den Hove表示，曝光工具將把摩爾定律擴展到相當于1納米節(jié)點以下。

　　Luc van den Hove強調，為了邁向更先進制程，需要開發(fā)新的器件架構，以及推動標準單元的微縮。在FinFET已經成為從10納米到3納米的主流技術的基礎上，從2納米開始，由納米片堆疊而成的GAA架構將是最有可能的概念。

　　Luc van den Hove還提到了IMEC開發(fā)的forksheet架構，“這使得我們可以用屏障材料將N和P通道更緊密地連接在一起，這將是一種將柵極擴展到超過1納米制程的選擇。接下來，可以把N和P通道放在一起，以進一步擴大規(guī)模，而我們已經開發(fā)了這些架構的第一個版本。”

　　另外，使用鎢或鉬的新材料，可以為2028年的1納米（A10）制程和2034年的4埃米（A4）制程，和2036年的2埃米（A2）制程結構制造出相當于幾個原子長度的柵極。

　　而與此同時，互聯(lián)性能也需要改善?！耙粋€有趣的選擇是將電力輸送移到晶圓的背面。這為前端的互聯(lián)留下了更多的設計靈活性。而以上這些所有的新材料與技術，都預計導致未來15到20年的規(guī)模芯片制造的擴大?！?/p>

　　Luc van den Hove進一步指出，未來的系統(tǒng)芯片設備將使用TSV和微凸點技術進行芯片的3D堆疊，并使用不同制程芯片來完成不同的任務，使得多個3D芯片需要連接在一個硅中介層上。