《電子技術(shù)應用》
您所在的位置:首頁 > EDA與制造 > 業(yè)界動態(tài) > 臺積電開始為1nm做準備

臺積電開始為1nm做準備

2020-12-28
來源:半導體行業(yè)觀察
關鍵詞: 臺積電 1nm

  據(jù)臺媒經(jīng)濟日報報道,為朝半導體制造的1納米甚至埃米(0.1納米)世代超前部署,據(jù)高雄市府知情官員透露,臺積電正為2納米之后的先進制程持續(xù)覓地,包含橋頭科、路竹科,均在臺積電評估中長期投資設廠的考量之列。

  關于是否前進高雄,臺積電昨(27)日維持董事長劉德音日前的論調(diào),「以后有機會,短期沒規(guī)劃」。

  劉德音日前強調(diào),臺積電在北中南的投資規(guī)劃各占三分之一,5納米制程以南科為主,預計會占六、七成,2納米制程投資將在竹科二期擴大地,竹科擴大二期如果不夠的話,中科臺積電廠區(qū)旁邊還有一塊土地可供后續(xù)使用。

  臺積電的晶圓制造制程已發(fā)展到2納米,并朝1納米甚至埃米等級的制程加速布局。中國臺灣行政院副院長沉榮津也曾允諾,將竭力協(xié)助臺積電在1納米與各項投資上,解決土地、水、電等需求,要維持其在先進制程保持全球領先地位。

  高市府官員透露,臺積正持續(xù)在探尋「2納米以后」的設廠用地,曾為此接觸過市府,其需求是要能有一塊完整且既成的設廠用地,而橋頭科、路竹科,都在其中長期設廠投資的探詢之列,不過考量用地大小,橋頭科更為適宜。

  不僅臺積電開始超前部署覓地,行政院也規(guī)劃在2021年至2025年間,投入43.72億元推動「?(埃米)世代半導體」計畫,要先由政府「花學費」,從設備,儀器,材料與製程技術(shù)瓶頸等探路,作為半導體業(yè)界未來投資方向的「探照燈」。

  根據(jù)規(guī)劃,中國臺灣科技部長吳政忠所提出六個加強發(fā)展的主軸,其一為攸關島內(nèi)半導體產(chǎn)業(yè)未來發(fā)展的「? 世代半導體」,意指半導體在進入3奈米制程后,接下將進入?(埃米) 領域,因此政府與業(yè)界也開始著手布局。

  政院官員透露,半導體技術(shù)在1納米以下會開始遇到瓶頸,但并非不可突破,因半導體界尚無如此前瞻的研究,產(chǎn)業(yè)界也尚無馀力處理,因此在諮詢過半導體界意見后,挑出基本可探索的方向,進行前瞻技術(shù)研究,建立此領域的基礎技術(shù)能量。

  但臺積電羅鎮(zhèn)球今年八月在一個演講中曾表示,目前為止,我們看到3納米、2納米、1納米都沒有什么太大問題。

  設備和材料都已經(jīng)準備好?

  來自日媒的報道稱,在不久前舉辦的線上活動中,歐洲微電子研究中心IMEC首席執(zhí)行官兼總裁Luc Van den hove在線上演講中表示,在與ASML公司的合作下,更加先進的光刻機已經(jīng)取得了進展。

  Luc Van den hove表示,IMEC的目標是將下一代高分辨率EUV光刻技術(shù)高NA EUV光刻技術(shù)商業(yè)化。由于此前得光刻機競爭對手早已經(jīng)陸續(xù)退出市場,目前ASML把握著全球主要的先進光刻機產(chǎn)能,近年來,IMEC一直在與ASML研究新的EUV光刻機,目前目標是將工藝規(guī)??s小到1nm及以下。

  目前ASML已經(jīng)完成了NXE:5000系列的高NA EUV曝光系統(tǒng)的基本設計,至于設備的商業(yè)化。要等到至少2022年,而等到臺積電和三星拿到設備,之前要在2023年。

  與此同時,臺積電在材料上的研究,也讓1nm成為可能。

  臺積電和交大聯(lián)手,開發(fā)出全球最薄、厚度只有0.7納米的超薄二維半導體材料絕緣體,可望借此進一步開發(fā)出2納米甚至1納米的電晶體通道,論文本月成功登上國際頂尖期刊自然期刊(nature)。

  國立交通大學電子物理系張文豪教授研究團隊在科技部長支持下,與臺灣積體電路制造股份有限公司合作,合作研究開發(fā)出全球最薄、厚度僅0.7納米、大面積晶圓尺寸的二維半導體材料絕緣層,臺積電表示,關鍵則在于單晶氮化硼技術(shù)的重大突破,將來可望藉由這項技術(shù),進一步開發(fā)出2納米甚至1納米的電晶體通道。

  目前臺積電正在推動3納米的量產(chǎn)計劃,指的就是電晶體通道尺寸,通道做的越小,電晶體尺寸就能越小,而在不斷微縮的過程中,電子就會越來越難傳輸,導致電晶體無法有效工作,目前二維半導體材料是現(xiàn)在科學界認為最有可能解決瓶頸的方案之一。

  二維半導體材料特性就是很薄,平面結(jié)構(gòu)只有一兩個原子等級的厚度,張文豪指出,但也因此傳輸中的電子容易受環(huán)境影響,所以需要絕緣層來阻絕干擾,目前半導體使用的絕緣層多半是氧化物,一般做到5納米以下就相當困難,無法小于1納米,團隊開發(fā)出的單晶氮化硼生長技術(shù),成功達成0.7納米厚度的絕緣層。

  文章第一作者臺積電技術(shù)主任陳則安,為清大化學系博士,他表示,單晶是指單一的晶體整齊排列,單晶對于未來半導體結(jié)構(gòu)比較有幫助,因為假設絕緣層不是單晶結(jié)構(gòu),中間會出現(xiàn)很多缺陷,電阻經(jīng)過的時候可能被缺陷影響,導致效能變差,實驗也已證實會有影響,未來還需要更多研究。

  陳則安說,過去科學界認為,銅上不太可能出現(xiàn)單晶生長,但是研究團隊在實驗發(fā)現(xiàn),微米單位范圍內(nèi)氮化硼有同向生長的狀況,排列出單一晶體,因此透過分析這極小的區(qū)域,調(diào)整實驗參數(shù)和選擇材料,成功克服障礙,不但可以單晶生長,還能做到大面積二吋晶圓的尺寸。

  臺積電處長李連忠曾經(jīng)是中研院原分所研究員,他表示,臺積電研究團隊經(jīng)過基礎研究后,找到問題和突破可能性,跟交大化學氣相沉積實驗室合作,讓氮化硼單晶在銅上生長,作為保護二維半導體材料的通道,目前無法說明量產(chǎn)時間,還有很多關鍵技術(shù)要突破,例如金屬接觸和元件優(yōu)化,但是的確對于未來電晶體尺寸再縮小將有幫助。



本站內(nèi)容除特別聲明的原創(chuàng)文章之外,轉(zhuǎn)載內(nèi)容只為傳遞更多信息,并不代表本網(wǎng)站贊同其觀點。轉(zhuǎn)載的所有的文章、圖片、音/視頻文件等資料的版權(quán)歸版權(quán)所有權(quán)人所有。本站采用的非本站原創(chuàng)文章及圖片等內(nèi)容無法一一聯(lián)系確認版權(quán)者。如涉及作品內(nèi)容、版權(quán)和其它問題,請及時通過電子郵件或電話通知我們,以便迅速采取適當措施,避免給雙方造成不必要的經(jīng)濟損失。聯(lián)系電話:010-82306118;郵箱:aet@chinaaet.com。