《電子技術(shù)應(yīng)用》
您所在的位置:首頁 > 可編程邏輯 > 業(yè)界動態(tài) > 首款7nm AI芯片蓄勢待發(fā)

首款7nm AI芯片蓄勢待發(fā)

2018-08-03

據(jù)《EE Times》目前掌握到的消息,Wave Computing的7nm開發(fā)計劃將采用博通(Broadcom Inc.)的ASIC芯片設(shè)計。Wave和Broadcom這兩家公司將采用臺積電(TSMC)的7nm制程技術(shù),共同開發(fā)Wave的下一代資料流處理器(Dataflow Processing Unit;DPU)。


新的7nm DPU將由Broadcom方面提供,但時間表未定。據(jù)Wave執(zhí)行長Derek Meyer證實,這款7nm DPU將會「設(shè)計于我們自家的AI系統(tǒng)中?!顾€補充說,「如果市場其他公司有此需求的話,也可以提供相同的芯片?!?/p>


市場研究公司Tirias Research首席分析師Kevin Krewell表示,「Wave希望能夠以此7nm設(shè)計在新創(chuàng)公司中脫穎而出。目前,大多數(shù)的新創(chuàng)公司都還不具備打造7nm元件的專業(yè)技術(shù)與能力?!顾忉屨f,Wave在Broadcom的協(xié)助下,使這一切成為可能。他指出,Broadcom「由于收購了LSI Logic,確實擁有更先進的ASIC電路設(shè)計經(jīng)驗?!?/p>


Wave目前的DPU世代是基于16nm制程的設(shè)計。


「在設(shè)計新型AI加速器的同業(yè)中,我們將率先獲得7nm實體IP——例如56Gbps和112Gbps SerDes,這可歸功于Broadcom的協(xié)助?!筂eyer指出,Broadcom帶來了先進的設(shè)計平臺、量產(chǎn)技術(shù)以及經(jīng)驗證可行的7nm IP,協(xié)助我們實現(xiàn)了這項7nm產(chǎn)品開發(fā)計劃。


Wave目前的DPU世代基于16nm制程節(jié)點,主要由Wave自家設(shè)計人員以及承包商的協(xié)助共同完成。至于7nm DPU,Meyer表示,「在Broadcom和Wave之間,我們已經(jīng)擬定好[ASIC]設(shè)計前端和后端所需的技術(shù)和資源了,同時相應(yīng)地制定了合作計劃?!?/p>


目前,這項7nm合作計劃已經(jīng)展開并持續(xù)進行好幾個月了。Broadcom將負(fù)責(zé)7nm芯片的實體部份。盡管7nm設(shè)計非常復(fù)雜,但Meyer表示,「我相信Broadcom將第一次就推出合適的芯片?!谷欢琖ave并未透露其7nm DPU何時上市,也未對7nm DPU架構(gòu)多加說明。


7nm DPU內(nèi)部揭密


然而,Meyer解釋說,新的芯片將「以資料流架構(gòu)為基礎(chǔ)」。它將會是第一款具有「64位元(64-bit) MIPS多執(zhí)行緒CPU」的DPU。Wave于今年6月收購了MIPS。


Meyer還指出,Wave的7nm芯片將在記憶體中搭載新功能,但他并未透露究竟增加了哪些新功能。


不過,Meyer表示,MIPS的多執(zhí)行緒技術(shù)將在新一代DPU中發(fā)揮關(guān)鍵作用。透過Wave的資料流處理,「當(dāng)我們?yōu)闄C器學(xué)習(xí)代理加載、卸載和重新載入資料時,硬體多執(zhí)行緒架構(gòu)將會十分有效率?!勾送?,MIPS的快取一致性也會是Wave新DPU的另一項重要特性。他說,「因為我們的DPU是64-bit架構(gòu),所以只有在MIPS和DPU同時在64-bit位址空間中與相同記憶體通訊才有意義?!?/p>


針對Wave將在記憶體中增加的新功能,Krewell說,「Wave的現(xiàn)有芯片使用美光(Micron)的混合記憶體立方體(Hybrid Memory Cube;HMC)。而且我認(rèn)為Wave未來的芯片將會轉(zhuǎn)向高頻寬記憶體(HBM)?!顾⒀a充說:「HBM的未來發(fā)展藍(lán)圖更好。不斷變化的記憶體架構(gòu)將會對整體系統(tǒng)架構(gòu)造成影響?!?/p>


Moor Insights & Strategy資深分析師Karl Freund對此表示贊同。他說:「針對記憶體部份,我猜想他們將將會放棄混合記憶體立方體,而改采用高頻寬記憶體,因為這種方式更具有成本效益?!?/p>


Meyer在接受采訪時宣稱,新的7nm DPU可望提供較其現(xiàn)有芯片更高10倍的性能。


他說,「不要忘記,我們之前就已經(jīng)將DPU架構(gòu)中的時脈與芯片分開來了?!顾赋觯谥鳈C間來回移動將會造成瓶頸,而在DPU中,嵌入式微控制器可以加載指令,減少傳統(tǒng)加速器浪費的功率和延遲。「我們可以有效發(fā)揮7nm芯片上的電晶體能力,以提高性能?!?/p>


不過,Krewell對此持保留看法。他說:「至于Wave是否可在性能方面實現(xiàn)10倍的進展,這畢竟是一個漫長的旅程,必須取決于如何測量機器學(xué)習(xí)的性能……以及Derek [Meyer]是在談訓(xùn)練還是推論?!顾€補充說,「推論方面發(fā)生了許多變化,也以較低精度(8-bit或更低)的演算法進行部署。訓(xùn)練的性能主要取決于記憶體架構(gòu)。」不過,他也坦承,「我其實并不知道Wave所盤算的細(xì)節(jié)。」


本站內(nèi)容除特別聲明的原創(chuàng)文章之外,轉(zhuǎn)載內(nèi)容只為傳遞更多信息,并不代表本網(wǎng)站贊同其觀點。轉(zhuǎn)載的所有的文章、圖片、音/視頻文件等資料的版權(quán)歸版權(quán)所有權(quán)人所有。本站采用的非本站原創(chuàng)文章及圖片等內(nèi)容無法一一聯(lián)系確認(rèn)版權(quán)者。如涉及作品內(nèi)容、版權(quán)和其它問題,請及時通過電子郵件或電話通知我們,以便迅速采取適當(dāng)措施,避免給雙方造成不必要的經(jīng)濟損失。聯(lián)系電話:010-82306118;郵箱:aet@chinaaet.com。