《電子技術(shù)應(yīng)用》
您所在的位置:首頁 > 可編程邏輯 > 業(yè)界動態(tài) > 一種基于 FPGA +AD7609的數(shù)據(jù)采集系統(tǒng)

一種基于 FPGA +AD7609的數(shù)據(jù)采集系統(tǒng)

2018-07-09
關(guān)鍵詞: FPGA AD7609 數(shù)字處理器

  1 背景知識

  隨著信息技術(shù)的發(fā)展,特別是各種數(shù)字處理器處理速度的提高,人們對數(shù)據(jù)采集系統(tǒng)的要求越來越高,特別是在一些需要在極短時間內(nèi)完成大量數(shù)據(jù)采集的場合,對數(shù)據(jù)采集系統(tǒng)的速度提出了非常高的要求。

  為了實現(xiàn)高速、連續(xù)采樣的數(shù)據(jù)采集系統(tǒng),本文介紹了一種基于 FPGA +AD7609的數(shù)據(jù)采集系統(tǒng)的構(gòu)成及技術(shù)實現(xiàn)。采用 FPGA 作為主模塊,AD7609為數(shù)據(jù)采集模塊,并設(shè)計了硬件實現(xiàn)電路。

  實驗測試結(jié)果表明,系統(tǒng)結(jié)構(gòu)靈活,性價比高,數(shù)據(jù)采集能力強,各項指標(biāo)均達(dá)到了設(shè)計要求,具有廣泛的實用性。

  2 數(shù)據(jù)采集系統(tǒng)的實現(xiàn)

  2.1 系統(tǒng)硬件設(shè)計

  2.1.1 主控模塊FPGA

  在本設(shè)計中,F(xiàn)PGA主控模塊使用Xilinx公司的Spartan-6產(chǎn)品,型號為XC6SLX9-2FTG256C。設(shè)計中使用了該系列的黑金FPGA開發(fā)板,有效地提高了開發(fā)設(shè)計進(jìn)度。開發(fā)板系統(tǒng)結(jié)構(gòu)圖如下圖1所示。

1.png

  圖 1 開發(fā)板系統(tǒng)結(jié)構(gòu)圖

  FPGA模塊為整個系統(tǒng)的核心控制部分,使用硬件描述語言Verilog HDL對FPGA進(jìn)行程序設(shè)計,以實現(xiàn)系統(tǒng)的整體功能要求。

  2.1.2 數(shù)據(jù)采集模塊AD7609

  AD7609是一款18位、8通道、真差分、同步采樣模數(shù)數(shù)據(jù)采集系統(tǒng)(DAS),該器件內(nèi)置模擬輸入箝位保護(hù)、二階抗混疊濾波器、跟蹤保持放大器、18位電荷再分配逐次逼近型模數(shù)轉(zhuǎn)換器(ADC)、靈活的數(shù)字濾波器、2.5 V基準(zhǔn)電壓源、基準(zhǔn)電壓緩沖以及高速串行和并行接口。其功能框圖如圖2所示。

2.png

  圖 2 AD7609功能框圖

  AD7609采用5 V單電源供電,可以處理±10 V和±5 V真雙極性差分輸入信號,同時所有通道均能以高達(dá)200kSPS的吞吐速率采樣。

  在此次設(shè)計中,將AD的工作方式設(shè)置為串行數(shù)據(jù)采集模式,采樣率設(shè)為最高速率200kSPS,參考電壓為內(nèi)部基準(zhǔn)模式,設(shè)計的電路原理圖如下圖3所示。

3.png

  圖 3 AD7609原理圖設(shè)計

  AD7609的控制端口,連接到FPGA控制模塊,通過Verilog程序進(jìn)行數(shù)據(jù)的采集和控制。

  2.1.3 硬件電路的實現(xiàn)

  本設(shè)計中,使用Cadence軟件設(shè)計了AD采集電路,進(jìn)行了實物焊接和驗證。其印制板PCB電路圖如下圖4所示。

4.png

  圖 4 印制板PCB電路圖

  焊接完成,并調(diào)試成功的實物圖如下圖5所示。

5.jpg

  圖 5 前端實物電路圖

  其中AD7609的控制引腳,通過排線與FPGA的IO口連接,被采集信號,從右邊的CH1和2端口輸入。

  2.2 系統(tǒng)程序設(shè)計

  2.2.1 程序流程設(shè)計

  本設(shè)計中,將AD7609的工作方式配置為串行模式,采樣率200kSPS,對應(yīng)的串行模式采樣時序如下圖6所示。

6.png

  圖 6 串行模式的采樣時序圖

  通過FPGA設(shè)計AD采集轉(zhuǎn)換程序,根據(jù)AD7609采樣要求與工作特性,設(shè)計了如下圖7所示的AD采樣流程圖。

7.png

  圖 7 AD7609采樣流程圖

  2.2.2 AD7609程序設(shè)計

  AD7609能同時滿足8通道的200kSPS采樣,在本設(shè)計中,對通道CH1和CH2進(jìn)行程序控制和設(shè)計。模塊接口源程序如下圖所示。

1.png

  圖 8 AD7609模塊接口程序

  AD7609采集控制流程源程序如下圖9所示。

  

2.png

圖 9 AD7609采集控制流程程序

  綜合該模塊后的RTL電路圖如下圖10所示。

  

3.png

圖 10 AD7609模塊的RTL圖

  2.2.3 仿真驗證

  采用ISE14.7內(nèi)部的仿真軟件進(jìn)行仿真驗證,核心測試源程序如下圖11所示。

  

4.png

圖 11 仿真測試源程序

  對用的仿真結(jié)果如下圖12所示,可見完整地實現(xiàn)了對AD7609的功能控制。

  

5.png

圖 12 程序仿真驗證結(jié)果

  2.2.4 實測驗證

  首先在工作區(qū)中配置ChipScope在線調(diào)試軟件,添加需要觀測的數(shù)據(jù)。然后,通過該調(diào)試軟件,將程序下載到主控模塊的FPGA中。

  使用ChipScope在線調(diào)試軟件抓取實時數(shù)據(jù),驗證硬件模塊的正確性,得到如下圖13所示的AD7609數(shù)據(jù)采樣結(jié)果。

  

6.png

圖 13 實物數(shù)據(jù)采樣結(jié)果

  本設(shè)計中,AD7609的數(shù)值轉(zhuǎn)換的計算公式如下圖14所示。

  

7.png

圖 14 AD7609數(shù)值轉(zhuǎn)換公式

  對應(yīng)圖13中的數(shù)據(jù)計算過程為:(6Af6)H = (27382)D,采樣得到的數(shù)值V=27382*10/131072 = 2.08908V,與實際輸入電壓一致。

  3 結(jié)語

  經(jīng)過實驗測試和計算,充分驗證了本系統(tǒng)設(shè)計的合理性和有效性。實驗數(shù)據(jù)表明,該數(shù)據(jù)采集系統(tǒng)運行穩(wěn)定可靠,實現(xiàn)了對高速數(shù)據(jù)的連續(xù)采樣。


本站內(nèi)容除特別聲明的原創(chuàng)文章之外,轉(zhuǎn)載內(nèi)容只為傳遞更多信息,并不代表本網(wǎng)站贊同其觀點。轉(zhuǎn)載的所有的文章、圖片、音/視頻文件等資料的版權(quán)歸版權(quán)所有權(quán)人所有。本站采用的非本站原創(chuàng)文章及圖片等內(nèi)容無法一一聯(lián)系確認(rèn)版權(quán)者。如涉及作品內(nèi)容、版權(quán)和其它問題,請及時通過電子郵件或電話通知我們,以便迅速采取適當(dāng)措施,避免給雙方造成不必要的經(jīng)濟(jì)損失。聯(lián)系電話:010-82306118;郵箱:aet@chinaaet.com。