《電子技術(shù)應(yīng)用》
您所在的位置：首頁 > 模擬設(shè)計 > 設(shè)計應(yīng)用 > JESD204B Subclass1模式時鐘設(shè)計與調(diào)試
JESD204B Subclass1模式時鐘設(shè)計與調(diào)試
2018年電子技術(shù)應(yīng)用第4期
呂志鵬1，2，馬小兵1，禹衛(wèi)東1
1.中國科學(xué)院電子學(xué)研究所，北京100190；2.中國科學(xué)院大學(xué) 電子電氣與通信工程學(xué)院，北京100039
摘要： JESD204B協(xié)議是用于數(shù)據(jù)轉(zhuǎn)換器與FPGA/ASIC之間數(shù)據(jù)傳輸?shù)母咚俅袇f(xié)議，Subclass1模式是該協(xié)議完成確定性延時功能的重要模式。對JESD204B協(xié)議Subclass1模式的工作原理和時鐘設(shè)計要求進(jìn)行分析，并總結(jié)出Subclass1模式時鐘調(diào)試方法。利用Xilinx Virtex-7系列FPGA搭建JESD204B自收發(fā)鏈路對該方法進(jìn)行驗證。結(jié)果表明，該時鐘調(diào)試方法能夠滿足Subclass1模式的時鐘設(shè)計要求，保證數(shù)據(jù)的穩(wěn)定收發(fā)。
中圖分類號： TN919.3+4
文獻(xiàn)標(biāo)識碼： A
DOI：10.16157/j.issn.0258-7998.173847
中文引用格式： 呂志鵬，馬小兵，禹衛(wèi)東. JESD204B Subclass1模式時鐘設(shè)計與調(diào)試[J].電子技術(shù)應(yīng)用，2018，44(4)：56-60.
英文引用格式： Lv Zhipeng，Ma Xiaobing，Yu Weidong. The design and debug of timing-clock for JESD204B Subclass1 mode[J]. Application of Electronic Technique，2018，44(4)：56-60.
The design and debug of timing-clock for JESD204B Subclass1 mode
Lv Zhipeng1，2，Ma Xiaobing1，Yu Weidong1
1.Institute of Electronics，Chinese Academy of Sciences，Beijing 100190，China； 2.School of Electronic Electrical and Communication Engineering，University of Chinese Academy of Sciences，Beijing 100039，China
Abstract： JESD204B protocol is a kind of high-speed series protocol to transmit data between data converter and FPGA or ASIC. Subclass1 is an important mode to implement deterministic latency of JESD204B protocol. This article analyzes the principle and timing requirement of the Subclass1 deterministic latency mode and summarizes a method to debug the clock of JESD204B protocol. The method is verified through the self-transmitting and self-receiving loopback of serial data based on Xilinx Virtex-7 FPGA. The result indicates that this method can meet the timing requirement of Subclass1 and guarantee the stable transmission and reception of data.
Key words : JESD204B；Subclass1；deterministic latency；FPGA；timing-clock
0 引言

    傳統(tǒng)的數(shù)據(jù)轉(zhuǎn)換器采用CMOS和LVDS等并行傳輸接口，隨著數(shù)據(jù)傳輸速率的不斷提高，并行傳輸總線逐漸暴露出信號同步難、偏移大、抗干擾能力弱、布局布線面積大、成本高等問題[1]。而高速串行傳輸總線在以上方面則表現(xiàn)出巨大的優(yōu)勢。JESD204B協(xié)議是國際組織JEDEC提出的一種高速串行協(xié)議，用于數(shù)據(jù)轉(zhuǎn)換器與FPGA/ASIC之間的數(shù)據(jù)傳輸。該協(xié)議的最高傳輸速率為12.5 Gbit/s，具有確定性延時功能，能夠保持各通道數(shù)據(jù)的同步傳輸[2-3]。

    Subclass1模式是JESD204B協(xié)議完成確定性延時功能的重要模式，如TI、ADI等主流半導(dǎo)體廠商的JESD204B接口數(shù)據(jù)轉(zhuǎn)換器產(chǎn)品都具備Subclass1模式。因此正確理解Subclass1確定性延時機(jī)制有助于JESD204B接口數(shù)據(jù)轉(zhuǎn)換器的開發(fā)，而正確的時鐘關(guān)系是完成Subclass1模式的重中之重。本文分析了Subclass1模式的工作原理以及時鐘設(shè)計需求，并根據(jù)該設(shè)計需求總結(jié)出Subclass1時鐘調(diào)試方法，利用Xilinx Virtex-7系列FPGA XC7VX690T搭建的JESD204B協(xié)議自收發(fā)回路驗證該方法的有效性[4]。

1 JESD204B確定性延時原理

    JESD204B協(xié)議將確定性延時定義為數(shù)據(jù)從發(fā)射端的并行端口輸入到從接收端并行端口輸出所經(jīng)歷的時間。該確定性延時具有兩層含義：(1)延時具有可重復(fù)性，不隨時間或再同步事件而改變；(2)JESD204B的各個通道之間具有相同的確定性延時，從而保證多通道數(shù)據(jù)的同步傳輸。

    JESD204B協(xié)議確定性延時以多幀(Multi Frame)為處理單元，相應(yīng)的時鐘信號為本地多幀時鐘(Local Multi Frame Clock，LMFC)。圖1和圖2分別是JESD204B協(xié)議數(shù)據(jù)發(fā)射和接收過程的時序圖。當(dāng)發(fā)射端檢測到來自接收端的~SYNC信號的上升沿時，在下一個LMFC的上升沿開始發(fā)射ILA(Initial Lane Alignment)數(shù)據(jù)以及后續(xù)的用戶數(shù)據(jù)。由于各通道數(shù)據(jù)到達(dá)接收端的時間不同，接收端通過數(shù)據(jù)緩存器對先到達(dá)的數(shù)據(jù)進(jìn)行緩存，并在某一特定時刻進(jìn)行釋放。該釋放時刻通過RBD(Rx Buffer Delay)來描述，該參數(shù)以幀的個數(shù)為計量單位，是指緩存器從接收端的某一LMFC上升沿開始所經(jīng)歷的緩存時間。當(dāng)緩存時間等于RBD幀的持續(xù)時間時，緩存器對數(shù)據(jù)進(jìn)行釋放，從而完成各通道之間的同步輸出。

qrs3-t1.gif

qrs3-t2.gif

    由此可見，LMFC是JESD204B完成確定性延時功能的時鐘參考。為了完成多通道數(shù)據(jù)的同步傳輸，各通道之間的LMFC必須同步且邊沿對齊。

2 Subclass1 LMFC對齊機(jī)制

    Subclass1模式由一個外部的SYSREF信號給各通道LMFC提供統(tǒng)一的邊沿對齊參考，用器件時鐘(Device Clock)去采集SYSREF信號的上升沿來確定LMFC的對齊時刻[2，5]。器件時鐘針對數(shù)據(jù)轉(zhuǎn)換器指的是采樣時鐘，針對FPGA指的是JESD204B邏輯模塊的全局工作時鐘，或者是串行收發(fā)器(GTH)的參考時鐘。器件時鐘一方面驅(qū)動數(shù)據(jù)轉(zhuǎn)換器工作，另一方面產(chǎn)生JESD204B協(xié)議的各級時鐘，如圖3所示。

qrs3-t3.gif

    SYSREF信號有3種模式：脈沖模式、周期模式和間隙性周期模式。脈沖模式只在鏈路初始同步階段對LMFC進(jìn)行對齊。如圖4所示，在某一時刻，器件時鐘的上升沿采集到SYSREF信號的低電平，當(dāng)器件時鐘在接下來的某一時刻第一次采集到SYSREF信號的高電平時，該時刻就作為LMFC對齊的參考基準(zhǔn)。

qrs3-t4.gif

    周期性模式是指器件時鐘在每一次捕捉到SYSREF信號的上升沿時都會被判定為一次LMFC對齊事件，如圖5所示，對齊時刻是在每一個SYSREF周期內(nèi)器件時鐘第一次采集到SYSREF高電平的時刻，且采集時刻要呈周期性重復(fù)。該模式能夠保持鏈路的穩(wěn)定工作。

qrs3-t5.gif

    在間隙性周期模式下SYSREF信號不是時刻存在的，而是依據(jù)鏈路是否發(fā)出同步請求而定。當(dāng)鏈路發(fā)出再同步請求時，數(shù)據(jù)的發(fā)射端和接收端都可以向時鐘器件發(fā)出請求以產(chǎn)生SYSREF信號，使得鏈路再次達(dá)到同步狀態(tài)。

    由以上闡述可知，JESD204B Subclass1的時鐘設(shè)計必須滿足以下要求：

    (1)為了使器件時鐘能夠采集到SYSREF信號的上升沿，SYSREF與器件時鐘之間必須留有足夠的建立保持時間。

    (2)對于SYSREF周期模式，SYSREF與器件時鐘必須保持同步關(guān)系，從而在每個SYSREF周期內(nèi)，器件時鐘都可以在同一時刻采集到SYSREF信號的高電平，進(jìn)而使LMFC保持固定的對齊邊沿。

3 時鐘調(diào)試方法

3.1 時鐘解決方案

    TI公司開發(fā)的可配置時鐘芯片LMK04828B是一款低抖動時鐘芯片，該時鐘芯片支持多路同步輸出，共有7組/14路時鐘輸出端口，每組包含兩路時鐘輸出，分別輸出器件時鐘和SYSREF。該芯片具備數(shù)字延時和模擬延時調(diào)節(jié)功能，能夠調(diào)節(jié)各路時鐘之間的延時差，從而使器件時鐘能夠容易地捕捉到SYSREF信號的上升沿。

3.2 調(diào)試方法

3.2.1 SYSREF頻率設(shè)置

    SYSREF在脈沖模式下對頻率沒有特定要求。在周期性模式下，頻率必須與LMFC之間呈整數(shù)倍關(guān)系。根據(jù)圖3可得LMFC與SYSREF的計算公式如下：

     qrs3-gs1-2.gif

其中，F(xiàn)表示一幀數(shù)據(jù)中的字節(jié)數(shù)，K表示一個多幀數(shù)據(jù)中幀的個數(shù)，R表示LMFC與SYSREF的頻率倍數(shù)關(guān)系。

3.2.2 SYSREF建立保持時間調(diào)節(jié)

    利用LMK04828B的數(shù)字延時功能調(diào)整SYSREF與器件時鐘之間的延時關(guān)系來滿足建立保持時間要求，還可以通過增加SYSREF信號的高電平持續(xù)時間來實(shí)現(xiàn)。如圖6所示，用器件時鐘的上升沿采集SYSREF信號的上升沿。SYSREF的高電平最小持續(xù)時間如式(3)所示，其中T表示器件時鐘的周期，Tsu表示建立時間要求，Th表示保持時間要求。此時SYSREF高電平范圍內(nèi)有兩個器件時鐘上升沿，即便第一個器件時鐘上升沿與SYSREF上升沿之間的延時不滿足建立時間要求，第二個器件時鐘上升沿依然能夠采集到SYSREF的高電平。

    qrs3-gs3.gif

qrs3-t6.gif

    通常情況下可以結(jié)合以上兩種方法來使SYSREF滿足建立保持時間要求。首先利用LMK04828B的數(shù)字延時功能調(diào)節(jié)器件時鐘與SYSREF的延時，將器件時鐘上升沿滯后于SYSREF，并保持一段較長的時間間隔。然后通過增加SYSREF的高電平持續(xù)時間來進(jìn)一步保證建立保持時間。

3.2.3 SYSREF占空比調(diào)節(jié)

    SYSREF的高電平持續(xù)時間并不是越長越好，當(dāng)SYSREF高電平持續(xù)時間過長時，即使器件時鐘采集到SYSREF的高電平，但是由于不易采集到SYSREF的低電平而無法被判定為采集到SYSREF的上升沿事件。通常由LMK04828B直接輸出占空比為50%的SYSREF信號即可。

4 實(shí)驗驗證方案

    本實(shí)驗搭建FPGA串行數(shù)據(jù)自收發(fā)鏈路，通過調(diào)整接收端的SYSREF信號與器件時鐘之間的延時關(guān)系以及SYSREF信號高電平持續(xù)時間來驗證以上調(diào)試方法[4]。自收發(fā)鏈路結(jié)構(gòu)圖如圖7所示。

qrs3-t7.gif

    自收發(fā)回路由一片F(xiàn)PGA和一片LMK04828B構(gòu)成。FPGA選取Xilinx公司Virtex-7系列產(chǎn)品XC7VX690T[6]。該片F(xiàn)PGA上集成的高速串行收發(fā)器(GTH)的最高傳輸速率為13.1 Gbit/s。串行數(shù)據(jù)的發(fā)射與接收通過JESD-204B IP core來完成。該IP core的工作需要全局時鐘(TX/RXGLBCLK)、GTH的參考時鐘(TX/RXREFCLK)以及SYSREF信號，其中TX/RXGLBCLK作為器件時鐘來捕捉SYSREF的上升沿。時鐘信號均由LMK04828B提供。FPGA自收發(fā)回路之間通過4個lane傳輸數(shù)據(jù)，在串行速率4.8 Gbit/s條件下進(jìn)行測試。JESD204B鏈路參數(shù)設(shè)置如表1所示。

qrs3-b1.gif

    根據(jù)Xilinx JESD204B IP core用戶手冊[7]，全局時鐘和參考時鐘的頻率計算公式為：

     qrs3-b1-x1.gif

    根據(jù)表1中的參數(shù)配置可計算出鏈路的LMFC以及SYSREF的頻率：

     qrs3-b1-x2.gif

    為了能夠產(chǎn)生高電平持續(xù)時間可控的SYSREF信號，由LMK04828B產(chǎn)生一路與RXGLBCLK同步且頻率是RXGLBCLK 2倍的時鐘信號，即圖7中的CLK_GEN_SYSREF的頻率為240 MHz。FPGA對該時鐘進(jìn)行分頻產(chǎn)生接收端的SYSREF信號，并利用計數(shù)邏輯控制SYSREF信號的高電平持續(xù)時間。

5 實(shí)驗結(jié)果

    實(shí)驗通過JESD204B IP core的sync、tx_tready、rx_tvalid信號來觀察鏈路的同步狀態(tài)和數(shù)據(jù)收發(fā)狀態(tài)，其狀態(tài)及意義如表2所示。圖8～圖11是SYSREF與RXGLBCLK的延時關(guān)系圖，分別與實(shí)驗1～實(shí)驗4相對應(yīng)。SYSREF與RXGLBCLK之間的數(shù)據(jù)關(guān)系如表3所示。延時關(guān)系中符號為負(fù)表示RXGLBCLK上升沿超前于SYSREF的上升沿，符號為正表示RXGLBCLK的上升沿滯后于SYSREF的上升沿。圖12與圖13是通過FPGA的ILA(Integrated Logic Analyzer)抓取的JESD204B接收端數(shù)據(jù)以及鏈路狀態(tài)信號。

qrs3-b2.gif

qrs3-t8.gif

qrs3-t9.gif

qrs3-t10.gif

qrs3-t11.gif

qrs3-b3.gif

qrs3-t12.gif

qrs3-t13.gif

    實(shí)驗1對應(yīng)的鏈路狀態(tài)圖如圖12所示，此時sync、tx_tready、rx_tvalid信號均處于低電平狀態(tài)，表明鏈路處于同步請求狀態(tài)。由圖2可知，接收端只有在連續(xù)接收到正確的/K/字符且LMFC對齊時接收端才會拉高sync以撤銷同步請求。所以此時鏈路不通的原因可能有兩個：(1)數(shù)據(jù)傳輸出現(xiàn)問題，接收端沒有接收到正確的/K/字符；(2)LMFC沒有達(dá)到對齊狀態(tài)。

    與實(shí)驗1相比，實(shí)驗2保持SYSREF的高電平持續(xù)時間不變，將RXGLBCLK的上升沿滯后于SYSREF上升沿2.49 ns。實(shí)驗3、實(shí)驗4保持RXGLBCLK與SYSREF的延時關(guān)系不變，增加SYSREF的高電平持續(xù)時間。實(shí)驗2、實(shí)驗3、實(shí)驗4對應(yīng)的鏈路狀態(tài)圖如圖13所示，此時sync、tx_tready、rx_tvalid信號均處于高電平狀態(tài)，表明鏈路已達(dá)同步狀態(tài)，數(shù)據(jù)收發(fā)正常。從而證明實(shí)驗1中鏈路不通是由于LMFC沒有達(dá)到對齊狀態(tài)所致，同時也證明了通過調(diào)節(jié)器件時鐘與SYSREF的延時關(guān)系或者增加SYSREF的高電平持續(xù)時間均可使器件時鐘捕捉到SYSREF的上升沿。實(shí)際調(diào)試中，可同時結(jié)合這兩種方法進(jìn)行調(diào)試。

6 結(jié)論

    相比于并行傳輸總線，JESD204B高速串行協(xié)議在傳輸速率、信號同步性、抗干擾性能以及設(shè)計成本方面具有巨大優(yōu)勢，已逐漸成為數(shù)據(jù)轉(zhuǎn)換器接口設(shè)計的主流方案，而Subclass1模式在JESD204B協(xié)議完成確定性延時功能方面具有重要作用。本文分析了JESD204B協(xié)議Subclass1確定性延時機(jī)制及其時鐘設(shè)計要求，總結(jié)出Subclass1模式時鐘調(diào)試方法，并設(shè)計實(shí)驗驗證了該方法的有效性，為JESD204B數(shù)據(jù)轉(zhuǎn)換器的開發(fā)提供一定的技術(shù)參考。

參考文獻(xiàn)

[1] 焦喜香，吳兵，李武建，等.基于JESD204B協(xié)議的高速雷達(dá)數(shù)字接收機(jī)設(shè)計[J].信息通信,2016(6)：42-44.

[2] JEDEC.Serial interface for data converters JESD204B.01[S].2011.

[3] HARRIS J.What is JESD204B and why should we pay attention to it?[J/OL].JESD204B Survival Guide，2013[2017-09-04].www.analog.com/media/en/technical-docu-mentation/technical-articles/JESD204B-Surviual-Guide.pdf.

[4] 劉安，禹衛(wèi)東，馬小兵，等.基于FPGA的高速串行數(shù)據(jù)收發(fā)接口設(shè)計[J].電子技術(shù)應(yīng)用，2017，43(6)：48-51.

[5] JONES D. JESD204B子類:簡介和確定性延遲[J].中國電子商情(基礎(chǔ)電子)，2015(3)：24-29.

[6] Xilinx.All programmable 7 series product tables and productselection guide[Z].2015.

[7] Xilinx.JESD204 v6.1.LogiCORE IP product guide[Z].2015.



作者信息:

呂志鵬1，2，馬小兵1，禹衛(wèi)東1

（1.中國科學(xué)院電子學(xué)研究所，北京100190；2.中國科學(xué)院大學(xué) 電子電氣與通信工程學(xué)院，北京100039）

此內(nèi)容為AET網(wǎng)站原創(chuàng)，未經(jīng)授權(quán)禁止轉(zhuǎn)載。