《電子技術(shù)應(yīng)用》
您所在的位置:首頁 > 模擬設(shè)計 > 業(yè)界動態(tài) > IBM發(fā)表新型絕緣體 助力先進(jìn)制程芯片良率

IBM發(fā)表新型絕緣體 助力先進(jìn)制程芯片良率

2017-04-13
關(guān)鍵詞: IBM 新型 芯片 材料

IBM發(fā)表了新型絕緣體材料配方,號稱能有效提升先進(jìn)制程芯片性能與良率。

IBM在近日于美國硅谷舉行的年度IEEE國際可靠度物理研討會(International Reliability Physics Symposium,IRPS)上發(fā)表了新型絕緣體,該種材料有兩種型態(tài)──氮碳化硅硼(SiBCN)以及氮碳氧化硅(SiOCN),號稱兩者都能讓芯片性能與良率有所提升。

此外IBM還展示了如何在線路之間填充SiBCN或SiOCN,來建立線邊緣粗糙度(line edge roughness,LER)變異的模型,以及透過預(yù)先篩選芯片測試達(dá)到更有效量測故障率、讓芯片性能優(yōu)化的新技術(shù)。

在一篇題為「氮化硅(SiN)、SiBCN與SiOCN間隔介質(zhì)之時間相依介電質(zhì)擊穿(Time Dependent Dielectric Breakdown of SiN, SiBCN and SiOCN Spacer Dielectric)」的論文中,IBM Research電氣特性暨可靠度經(jīng)理James Stathis描述了(22奈米制程芯片上的) 10奈米厚度SiBCN與SiOCN間隔介質(zhì)性能如何超越SiN,以及在7奈米制程測試芯片采用6奈米厚度絕緣介質(zhì)的實驗。

IBM打算在14奈米制程節(jié)點(已經(jīng)于GlobalFoundries生產(chǎn))導(dǎo)入SiBCN絕緣體,而SiOCN將在7奈米節(jié)點采用;Stathis透露,IBM期望可在5奈米節(jié)點使用終極絕緣體──氣隙(air gap)。

IBM發(fā)表新型絕緣體 助力先進(jìn)制程芯片良率

IBM Research的James Stathis表示,SiBCN與SiOCN的介電常數(shù)低于Power 9處理器采用的SiN

1491965572811030270.png


(來源:IBM Research)

Stathis指出,精確建立依據(jù)芯片運作電壓決定的絕緣體材料壽命十分重要,因為在先進(jìn)制程節(jié)點,若采用一般的SiN間隔介質(zhì),寄生電容會占據(jù)整體組件電容的85%;但藉由利用具備較低介電常數(shù)的材料如SiBCN與SiOCN,可降低寄生電容并因此改善芯片性能、提升良率。

LER也是造成寄生電容的因素,IBM在另外兩篇分別題為「LER沖擊隨機(jī)模型(A Stochastic Model for the Impact of LER)」以及「全面性LER沖擊模型建立新方法(A New and Holistic Modeling Approach for the Impact of Line-Edge Roughness)」的論文中, 展示了LER如何在間隔線路的絕緣體內(nèi)導(dǎo)致隨機(jī)變異,并對介電電壓/時間相依度帶來不良影響;而IBM指出,采用其全面性隨機(jī)模型,能在先進(jìn)制程節(jié)點對整體芯片可靠性進(jìn)行更精確的電壓效應(yīng)預(yù)測。

IBM無晶圓廠可靠度小組(Fabless Reliability Group)的工程師,可以展示如何利用感知運算算法,更精確預(yù)測上述新型絕緣體的介電質(zhì)擊穿點;一旦采用新絕緣體的芯片開始生產(chǎn),這種新的「智能」方法號稱能大幅改善測試實際芯片時的效率。 其方法能在新一代晶圓制程被批準(zhǔn)之前,實現(xiàn)優(yōu)化的預(yù)篩選與測試順序。


本站內(nèi)容除特別聲明的原創(chuàng)文章之外,轉(zhuǎn)載內(nèi)容只為傳遞更多信息,并不代表本網(wǎng)站贊同其觀點。轉(zhuǎn)載的所有的文章、圖片、音/視頻文件等資料的版權(quán)歸版權(quán)所有權(quán)人所有。本站采用的非本站原創(chuàng)文章及圖片等內(nèi)容無法一一聯(lián)系確認(rèn)版權(quán)者。如涉及作品內(nèi)容、版權(quán)和其它問題,請及時通過電子郵件或電話通知我們,以便迅速采取適當(dāng)措施,避免給雙方造成不必要的經(jīng)濟(jì)損失。聯(lián)系電話:010-82306118;郵箱:aet@chinaaet.com。