1.3.16系統(tǒng)和互聯(lián)外設
AM572x器件支持豐富的外設,提供靈活的高速接口和片上可編程資源。
1.3.16.1系統(tǒng)外設
16個通用目的的定時器(兩個定時器模塊支持1ms滴答)
一個看門狗(WDT)
一個32K的綜合定時器
系統(tǒng)控制模塊,包含下面功能的寄存器
靜態(tài)設備配置
調試和觀察
狀態(tài)
管腳配置
I/O配置
eFuse邏輯
模擬功能控制
系統(tǒng)boot解碼邏輯
13個系統(tǒng)郵箱,用于MPU、IPU、DSP和PRU-ICSS的通訊
自旋鎖模塊:可作為MPU、DSP、IPU子系統(tǒng)之間的硬件信號量
處理器間通訊寄存器
3個PWM子系統(tǒng)(PWMSS),每個包含增強的高精度脈沖寬度調制器(eHRPWM),增強的捕獲(eCAP)和增強的4編碼脈沖(eQEP)模塊.
實時時鐘子系統(tǒng)(RTCSS),支持4個外部喚醒輸入和一個電源使能輸出,它們都是3.3V或1.8V多電壓I/Os
8個通用目的輸入/輸出(GPIO)模塊,每個帶32I/Os,一個GPIO模塊支持喚醒請求產生
HDQ/1-Wire:Benchmarq HDQ和Dallas半導體1-Wire接口
鍵盤控制器,支持9x9矩陣鍵盤。
1.3.16.2媒體互聯(lián)外設
4個HS-MMC/SD/SDIO模塊:
一個控制器8bit接口,支持雙電壓IO(1.8或3.3V)的JESD84內存;另一個支持4bit的外部卡,內嵌雙電壓IO(1.8V或3.3V),支持UHS-I速率。
每個控制器包括它的DMA控制器,兼容ADMA2(SDA3.00端口 A2 DMA控制器)
兩個模塊充當HS-MMC發(fā)起者控制器,支持JEDECJESD84 v4.5-A441和SD3.0物理層,具有SDA3.00標準
兩個模塊充當SDIO接口控制器,一個控制器支持4-bit數(shù)據總線,另一個控制器支持8bit數(shù)據總線寬
一個超高速USB DRD(Dual-Role-Device)子系統(tǒng),內嵌HS和SS PHYs,兼容USB2.0(達480Mbps和USB3.0(5Gbps)標準
一個高速USB子系統(tǒng)
一個HS USB子系統(tǒng),內嵌HS PHY,支持480Mbps。
一個SATA子系統(tǒng),用于連接SSD(固態(tài)盤)和HDD(硬盤)。支持SATA-2代的HBA端口,速度達3Gbps。
1.3.16.3互聯(lián)外設
一個3-端口Gigabit以太網交換子系統(tǒng)(10,100,1000Mbps),交換提供2個外部以太網端口和一個內部CPPI接口端口,支持AVB/工業(yè)以太網和802.1ae,包括支持3.3V RMII/MII和1.8-或3.3V RGMII。
兩個DCAN控制器,支持位流達1Mbit/s,兼容CAN2.0協(xié)議。
2個PCIe子系統(tǒng),一個提供Gen2兼容的2-lane端口,另一個提供Gen2兼容的1-lane端口,每個Lane速率達5.0Gbps。PCIe子系統(tǒng)支持作為RC或EP設備。2個PCIe子系統(tǒng)共享公共的2-Lane PCIe PHY,可配置操作為2-lane給一個控制器(CPCIe_SS1)或2個獨立的lane給2個控制器(PCIe_SS1和PCIe_SS2)。
1.3.16.4音頻互聯(lián)外設
8個多通道音頻串行接口(MCASP)
獨立的傳輸和接收模塊,每個包括可編程的時鐘、幀同步產生器、2到32 TDM流,支持時間槽(time slot)達32bit、用于位操作的數(shù)據格式化器。
無縫連接到音頻ADC和DAC,Codec,DIR(數(shù)字音頻接口接收器),S/PDIF傳輸物理層元件
大變異的的I2S和類似的位流傳輸格式
集成的數(shù)字音頻接口傳輸器(DIT)支持S/PDIF、IEC60958-1、AES-3格式和增強通道狀態(tài)/用戶數(shù)據RAM
384-slot TDM,帶外部數(shù)字音頻接口接收器(DIR)器件
擴展的錯誤檢查和恢復。
2個MCASP,每個支持多達16通道,獨立的TX/RX時鐘/同步域
6個MCASP,每個支持4通道,統(tǒng)一的時鐘/同步域
MCASP特點:
1.3.16.5串行控制外設
10個UART,兼容于16c750
1個UART模塊帶IrDA特征
4個通用目的MCSPI模塊
5個多主HS I2C,兼容飛利浦I2C規(guī)范2.1
I2C1和I2C2控制器,支持快速模式,速率達400Kbps
I2C3和I2C4、I2C5支持高速模式,速率達3.4Mbps