為了提高下一代可編程器件的設(shè)計效能,Altera公司宣布為Quartus II軟件引入功能強勁的Spectra-Q?引擎,通過縮短編譯時間及減少設(shè)計過程中的迭代次數(shù),可有效簡化FPGA和SoC的設(shè)計,從而縮短產(chǎn)品面市時間。

    提高開發(fā)效能迫在眉睫

    新一代的可編程器件,具有數(shù)百萬個邏輯單元,支持幾百個接口協(xié)議,還提供新的硬核功能模塊,極大地提高器件功能的同時,也使得器件復(fù)雜度飛速增加。因此,必須增強軟件設(shè)計工具的效能,以適應(yīng)更嚴(yán)格的時間線和更多的設(shè)計迭代要求。

    以Altera的產(chǎn)品為例,十代以前的Stratix產(chǎn)品,其能力呈漸進(jìn)式提高。但是到了Arria10和Stratix10產(chǎn)品,器件的功能和復(fù)雜性有一個比較大的提升。Altera公司軟件和DSP產(chǎn)品市場經(jīng)理 Albert Chang表示:“一般來講,為了滿足客戶對效率的要求,Quartus設(shè)計軟件的編譯能力要比硬件產(chǎn)品領(lǐng)先一步。但是對于Arria10和Stratix10來說,僅通過改善編譯時間不足以滿足客戶對效率和效能的設(shè)計需求。我們必須另辟蹊徑?！?/p>

    漸進(jìn)式優(yōu)化和分層設(shè)計流程

    Spectra-Q引擎提供快速算法,支持漸進(jìn)式設(shè)計修改,用戶可以單獨在每一級重新輸入和漸進(jìn)式優(yōu)化,分級式編譯支持編譯時間加速,用戶無需進(jìn)行全設(shè)計編譯。

    Spectra-Q引擎還具有分層數(shù)據(jù)庫,分層設(shè)計流程支持IP重用和可選IP重新編譯。用戶可以在不同層面上實現(xiàn)IP模塊,同時在修改設(shè)計其他部分時可以保留IP模塊的布局布線信息不變,這有助于實現(xiàn)穩(wěn)定的設(shè)計,避免了不必要的時序收斂投入,縮短了編譯時間。

    統(tǒng)一的編譯器技術(shù)和工具

    Spectra-Q新引擎還包括了一個通用高級設(shè)計編譯器,其結(jié)果質(zhì)量更好,實現(xiàn)了Quartus II軟件與各種不同前端工具的無縫集成。

    Spectra-Q新引擎還為軟件、硬件和DSP等設(shè)計人員提供了快速跟蹤設(shè)計輸入功能。通過多個通用設(shè)計流程,設(shè)計人員可采用自己喜歡的語言或者設(shè)計環(huán)境,以更出色的效率針對FPGA進(jìn)行設(shè)計。除了支持最新的HDL語言,新引擎還支持Altera為HLS? (高級綜合)提供的A++新編譯器,從C或者C++語言中建立IP內(nèi)核,通過更快速的仿真和IP生成大幅度提高生產(chǎn)能力。

    Blueprint輕松實現(xiàn)物理接口布局

    在此之前,用戶在IO引腳的設(shè)計和布局上往往會浪費兩到三個月的時間,而BluePrint平臺設(shè)計工具可將其縮短至一個月內(nèi)。BluePrint是業(yè)界第一款支持設(shè)計人員探查體系結(jié)構(gòu)、以更高的效率分配接口的平臺設(shè)計工具。這一工具支持設(shè)計人員通過實時濾波器檢查來探查并建立合法的IO布局前端,設(shè)計迭代次數(shù)減少了10倍。工具還含有時鐘和內(nèi)核規(guī)劃功能,極大減少了時序收斂所需要的設(shè)計迭代次數(shù)。