ADA4817FastFET™運算放大器實現(xiàn)了１GHz的帶寬 , 輸入噪聲低至4-nV/√Hz , 從而使其成為同類器件中速度最快且噪聲最低的放大器。ADA4817單位增益穩(wěn)定，其高頻極點增加了增益帶寬積（從高增益時的410MHz到單位增益時的1GHz），不過此極點同時也減小了相位裕度，引起了頻率響應中不期望的尖峰以及階躍響應中的振鈴。在此放大器的同相輸入端加入一個RLC分立器件組成的陷波器，在保證高帶寬和高輸入阻抗的同時，可大大減小尖峰和過沖，提高增益平坦度。

        RLC陷波器如圖1所示，它利用了放大器的輸入特性，產(chǎn)生了所期望的結果。陷波器由串聯(lián)的LC與電阻R并聯(lián)而構成，成功地補償了由放大器和寄生電容所引起的尖峰。采用此陷波器后，3dB帶寬達到1GHz，0.1dB增益平坦度高達250MHz，而單位增益時的尖峰小于1dB。

圖1：RLC陷波器

        其中，電阻、電容和電感的選取是非常關鍵的。ADA4817的輸入阻抗等效于一個接地的1.4pF電容器。圖2所示為包含放大器等效輸入阻抗的RLC電路。接下來將對此電路進行深入分析，以得出傳遞函數(shù) 

圖2：陷波器和放大器輸入阻抗

        式中：C1為放大器輸入阻抗，且ω = 2πf。圖3為方程式2中C1=1.4 pF時的幅頻響應。其中，L和C的值決定傳遞函數(shù)穿越0dB的位置，而R值則決定著陷波器凹槽的深度。

圖3：幾種不同RLC的陷波器

        為了補償放大器的尖峰，增加放大器和濾波器特定的頻率響應，需要通過調(diào)整R、L和C的值來獲得最平坦的頻率響應，這可以通過Excel或者最常見的仿真軟件來實現(xiàn)?？梢孕纬砂疾蹃頊p小尖峰，增加平坦度，并減小過沖。圖4為總體電路設計，其中陷波器連接到同相輸入端。

圖4：帶陷波器的總體電路

        對于FET輸入型的ADA4817而言，最重要的特性也許就是超低的輸入偏置電流，加入陷波器后能夠繼續(xù)保持這一特性，同時還維持放大器的低失真和低噪聲性能。圖5所示為ADA4817帶有陷波器和不帶陷波器兩種情況下頻率響應的比較。結果顯示，帶寬不變，而平坦度提高，尖峰變小。

圖5：帶有和不帶RLC陷波器兩種情況的頻率響應比較

        圖6給出了ADA4817在帶有和不帶RLC陷波器兩種情況下的階躍響應。在實現(xiàn)其他類型的FET輸入放大器的頻率響應時也可以采用與此相同的設計。該設計保持了FET輸入的高輸入阻抗，但在這一指標不是一項需求時，可以將RLC陷波器跨接到放大器與地之間。

圖6：帶有和不帶RLC陷波器兩種情況下的脈沖響應

結論
        在ADA4817的FET輸入運算放大器之前加入一個由分立器件構成的RLC陷波器可以大大地改善其性能。利用這種新奇而又簡單的技術可減小尖峰，提高增益平坦度，還可減小過沖，所有這些好處都是在保持原有1GHz帶寬（-3dB）不變的條件下獲得的。這個魯棒且簡單的解決方案雖然增加了3個新元件，但在平坦的頻率響應、低過沖以及性能更為重要時，這些新元件所增加的成本是值得的。