基準(zhǔn)電路廣泛應(yīng)用于模擬電路、數(shù)字電路以及數(shù)?；旌想娐??；鶞?zhǔn)電壓可不隨供電電壓、溫度變化甚至工藝的變化而變化[1]。傳統(tǒng)的帶隙基準(zhǔn)電壓具有一階溫度特性，由具有負(fù)溫度系數(shù)的雙極型BE結(jié)電壓VBE和具有正溫度系數(shù)的熱電壓VT組合得到。由于VBE的非線性，一階溫度特性基準(zhǔn)，其溫度系數(shù)在20 ppm/℃～100 ppm/℃[2-4]。為了得到具有更低溫度系數(shù)的基準(zhǔn)，設(shè)計(jì)基準(zhǔn)時(shí)引入了高階補(bǔ)償技術(shù)，如Soog提出的二次溫度補(bǔ)償技術(shù)[5]；Lee提出的指數(shù)曲率補(bǔ)償[2]；Rincon-Mora提出分段線性曲率補(bǔ)償[3，6]及Leung提出的利用高阻多晶電阻和擴(kuò)散電阻的溫度特性進(jìn)行補(bǔ)償[7]。以上方法的基本思想是引入高階項(xiàng)以抵消VBE溫度系數(shù)的高階項(xiàng)。要提高電源抑制比(PSRR)，可以使用共源共柵(cascode)技術(shù)、利用電容濾除噪聲技術(shù)或者輸入電壓預(yù)調(diào)整技術(shù)[6]。本文提出了一種寬電源電壓范圍、低溫度系數(shù)、高PSRR的帶隙基準(zhǔn)電壓源，通過放大反向飽和電流IS實(shí)現(xiàn)指數(shù)曲率溫度補(bǔ)償，使用Wilson電流鏡和電壓負(fù)反饋技術(shù)提高PSRR。

  
    一階溫度補(bǔ)償涉及到抵消溫度T的一次項(xiàng)，而高階溫度補(bǔ)償涉及到抵消溫度T的高次項(xiàng)。因此，高階溫度補(bǔ)償不能僅僅通過傳統(tǒng)的線性補(bǔ)償來實(shí)現(xiàn)。
1.2 指數(shù)曲率補(bǔ)償?shù)脑韀1]
    本文提出的曲率補(bǔ)償技術(shù)如圖1所示，它由晶體管NV14和NV15組成，補(bǔ)償電流ICOMP注入到節(jié)點(diǎn)B，此時(shí)基準(zhǔn)電壓可以表示為：

2 電路實(shí)現(xiàn)原理
    本文提出的指數(shù)曲率補(bǔ)償帶隙基準(zhǔn)電壓源的整體電路原理分三部分：
    (1)啟動(dòng)過程
    電路剛上電時(shí)，C點(diǎn)沒有電流流出，因此基準(zhǔn)不工作，基準(zhǔn)輸出電壓VREF=0，晶體管NV6截止。由于晶體管NV9、NV10的鉗位作用，使得D點(diǎn)電壓為2VBE，因此NV7導(dǎo)通，E點(diǎn)的電位被拉低，使得PL2導(dǎo)通。這樣啟動(dòng)電路會(huì)給基準(zhǔn)核心灌入一股電流ISTART，使得基準(zhǔn)核心電路擺脫零工作狀態(tài)的簡并點(diǎn)。此時(shí)VREF正常工作，NV6導(dǎo)通，晶體管NV10的基極F點(diǎn)的電位升高，D點(diǎn)的電位降低，使得NV7截止，從而給基準(zhǔn)核心電路提供一個(gè)恒定持續(xù)的啟動(dòng)電流。
    (2)一階補(bǔ)償基準(zhǔn)核心
    如圖1所示，PL5、PL6、PL7為威爾遜電流源并與 NV1、NV2、NV3、R0、R1以及Trimming修條電阻組成基準(zhǔn)核心電路。其中NV12起到預(yù)調(diào)整的作用，它可以使得H點(diǎn)的電位更加穩(wěn)定；NV18與R12形成過流保護(hù)電路，當(dāng)電路正常工作時(shí)，NV18處于截止態(tài)；RT11～RT34為trimming修條電阻可以提高流片后基準(zhǔn)源的精度；NV5、NV4、NV16、NV17和電阻R12一起形成反相電壓放大電路，與基準(zhǔn)核心一起組成負(fù)反饋回路，以產(chǎn)生穩(wěn)定的基準(zhǔn)電壓； NV11為米勒補(bǔ)償電容，在A點(diǎn)產(chǎn)生一個(gè)低頻主極點(diǎn)，從而保證整個(gè)環(huán)路的穩(wěn)定。
3 實(shí)驗(yàn)結(jié)果與討論
    本文提出的基準(zhǔn)電壓源，使用商用0.5μm Bipolar工藝模型進(jìn)行仿真驗(yàn)證?；鶞?zhǔn)輸出電壓分別在4.5 V、10 V、35 V的電源電壓下，溫度從-40 ℃～+135 ℃變化時(shí)，最小僅產(chǎn)生0.12%的變化，如圖2所示。在4.5 V的電源電壓下，溫度系數(shù)僅為6.9 ppm/℃；在電源電壓從4.5 V變化到35 V時(shí)，溫度分別為-40 ℃、25 ℃、135 ℃，而基準(zhǔn)輸出電壓的最大波動(dòng)也僅為3 mV左右，如圖3所示。當(dāng)電源電壓為35 V時(shí)，電源電壓抑制比可以高達(dá)92 dB，其電路版圖如圖4所示。

    本文設(shè)計(jì)、驗(yàn)證了一種高階指數(shù)曲率補(bǔ)償帶隙基準(zhǔn)電壓源。利用反向飽和電流IS和β參數(shù)的正溫度特性，產(chǎn)生正溫度系數(shù)的PTAT電流，以補(bǔ)償二階指數(shù)曲率。在電源電壓4.5 V、溫度從-40 ℃～+135 ℃變化時(shí)，達(dá)到6.9 ppm/℃的溫度系數(shù)。如圖5所示，在電源電壓從4.5 V~35 V變化時(shí)，PSRR均高于80 dB，并且在35 V的電源電壓下，PSRR高達(dá)92 dB。因此，該帶隙基準(zhǔn)電壓源，可以廣泛應(yīng)用于寬電源電壓范圍的電源管理IC電路中。

參考文獻(xiàn)
[1] WENG R M，HSU X R，KUO Y F.A 1.8 V high-precision compensated CMOS bandgap reference[C].IEEE Conference on Electron Devices and Solid-State Circuits，2005.
[2] KIM I L G，KIM W.Exponential curvature compensated   BiCMOS bandgap references[J].IEEE J.Solid-State Circuits，1994，29(11)：1396-1403.
[3] RINCONM G A.Voltage references from diodes to precision  high-order bandgap circuits[J].IEEE Press，Wiley Interscience，2002，26(11)：1023-1032.
[4] Chen Jianghua，Ni Xuewen，MO B.A curvature compensated CMOS bandgap voltage reference for high precision  applications[C].7th International Conference on ASIC，Oct. 2007.
[5] SONG B S，GRAY P R.A precision curvature compensated  CMOS bandgap reference[J].IEEE J.Solid-State Circuits，1983，18(6)：634-643.
[6] RINCONM G A，ALLEN P E.A I.I-V current mode and  piecewise linear curvature corrected bandgap reference[J]. IEEE J.Solid-State Circuits，1998，33(10)：1551-1554.
[7] LEUNG K N，MOK P K T，LEUNG C Y.A 2-V 23-fA 5.3 ppm/℃ curvature-compensated CMOS bandgap voltage reference[J].IEEE J.Solid-State Circuits，2003，38(3)：561-564.