国产真实露脸精彩对白,亚洲自偷观看高清久久

基于DDS和FPGA技術(shù)的高動態(tài)擴頻信號源的研究

高琪張波李署堅

摘要： 提出一種基于DDS和FPGA技術(shù)的高動態(tài)擴頻仿真信號源的實現(xiàn)方案。采用了DDS技術(shù)的芯片AD9854和AD9850,能夠模擬多普勒頻移,實現(xiàn)高動態(tài)環(huán)境仿真。載波中心頻率變化范圍達到100kHz,變化率1.8kHz/s。

關(guān)鍵詞： FPGA 擴頻 DDS 多普勒

Abstract：

Key words :

摘要: 提出一種基于DDS和FPGA技術(shù)的高動態(tài)擴頻仿真信號源的實現(xiàn)方案。采用了DDS技術(shù)的芯片AD9854和AD9850,能夠模擬多普勒頻移,實現(xiàn)高動態(tài)環(huán)境仿真。載波中心頻率變化范圍達到100kHz,變化率1.8kHz/s。

關(guān)鍵詞: 擴頻 DDS FPGA 多普勒

擴展頻譜通信(Spread Spectrum Communication)作為一種新型的通信體系,具有抗干擾能力強、截獲率低、碼分多址、信號隱蔽、保密、易于測距等優(yōu)點,是通信領(lǐng)域的一個重要發(fā)展方向。正是由于這些優(yōu)點,擴頻通信在軍事上受到了極大的重視。為配合高動態(tài)擴頻接收機的研究,迫切需要一臺能夠精確模擬高機動目標環(huán)境條件下的擴頻信號的信號源。本文提出的基于DDS(Direct Digital Synthesis)和FPGA技術(shù)的高動態(tài)擴頻仿真信號源不但能夠模擬擴頻信號,而且由于采用了使用DDS技術(shù)的頻率合成器AD9854,能夠?qū)崿F(xiàn)高速的頻率跳變,因此該信號源就能夠比較精確地模擬多普勒效應(yīng),實現(xiàn)高動態(tài)仿真。

可編程邏輯器件(Programmable Logic Device,PLD)及其應(yīng)用是20世紀70年代誕生的一門新興技術(shù),PLD具有集成度高、可靠性強、可重復(fù)編程等特點。PLD器件包括PROM、GAL、EPLD、ispLSI和FPGA,其中FPGA編程靈活,它的I/O引腳多達幾百條,一片F(xiàn)PGA就可以實現(xiàn)邏輯功能十分復(fù)雜的邏輯部件或者一個小型數(shù)字系統(tǒng)。本文介紹的系統(tǒng)選用ALTERA公司的FLEX10K系列器件,主要完成提取數(shù)據(jù)和擴頻調(diào)制。

1 高動態(tài)擴頻仿真信號源的原理簡介

原理如圖1所示,該信號源從原理上主要分為擴頻調(diào)制和載波調(diào)制兩部分,而單片機則起到核心控制的作用。單片機AT89C52一共連接了四個外設(shè):可編程I/O接口芯片8155、液晶顯示模塊MGLS-19264、時鐘發(fā)生器AD9850和頻率合成器AD9854。

(1)擴頻調(diào)制。擴頻調(diào)制主要由可編程邏輯器件FPGA來完成。五組PCM碼和八組PN碼分別存在兩塊EPROM中,液晶顯示屏提供給用戶一個友好的界面,提示用戶輸入各種參數(shù)。單片機依照用戶從鍵盤輸入的組別產(chǎn)生地址;FPGA根據(jù)單片機提供的地址,按照AD9850產(chǎn)生的時鐘,從EPROM中提取數(shù)據(jù),并在FPGA內(nèi)部完成擴頻調(diào)制,然后送出數(shù)據(jù),進行載波調(diào)制。

擴頻調(diào)制采用直接序列擴頻調(diào)制(DS),輸出的信號波形為:

AD9850使用了先進的直接數(shù)字頻率合成技術(shù)(DDS),是高速度、高性能的完全數(shù)字化的可編程頻率合成器和時鐘發(fā)生器。此處AD9850產(chǎn)生了一個5.23264MHz的時鐘信號。

(2)載波調(diào)制。載波調(diào)制采用二進制相移鍵控(BPSK)。一般的BPSK信號的表達式為:

載波調(diào)制選用可編程頻率合成器AD9854。AD9854是采用DDS技術(shù)、高度集成化的器件。配合內(nèi)部兩個高速、高性能的正交數(shù)模轉(zhuǎn)換器和一個比較器來完成數(shù)字可編程的I、Q兩路頻率合成功能。AD9854可以完成SINGIE-TONE、FSK、RANPED FSK、CHIRP、BPSK等調(diào)制功能。AD9854創(chuàng)新的高速DDS內(nèi)核提供了48比特的頻率分辨率。AD9854的電路結(jié)構(gòu)允許同時產(chǎn)生兩路正交的高達150MHz的輸出,并且輸出的頻率可以在數(shù)字的調(diào)整下以每秒100兆個新頻率點的速度跳變。兩個12比特的乘法器可以實現(xiàn)可編程的幅度調(diào)制,輸出整形鍵控和精確的正交輸出幅度控制。AD9854的可編程4~20倍參考時鐘倍頻器電路可以用較低頻率的外部參考時鐘而在內(nèi)部產(chǎn)生一個高達300MHz的時鐘。AD9854工作在并行工作方式下時,有8根數(shù)據(jù)線、6根地址線與單片機相連。AD9854的頻率控制字FTW=F_out×2⁴⁸/CLKIN。

通過單片機不斷地改變AD9854的頻率轉(zhuǎn)換字(FTW)來完成對多普勒效應(yīng)的模擬。對輸出幅度的控制也是通過單片機寫AD9854內(nèi)部寄存器來完成。

2 高動態(tài)仿真的原理和實現(xiàn)方案

多普勒效應(yīng)是由于信號發(fā)射端與接收端之間的相對運動引起的。本文介紹的高動態(tài)擴頻仿真信號源模擬的多普勒現(xiàn)象,屬于動點對靜止點之間的情況。

假設(shè)動點以速度V面向靜止點運動,電磁波傳播速度為C,發(fā)出的信號初始頻率為F,則靜止點接收的頻率為:F’= F×C/(C-V);若動點以速度V背向靜止點方向運動,則有:F’=F×C/(C+V)。設(shè)F’=F+F_d,則F_d=F’-F。而對后一種情況

設(shè)動點做勻變速運動,即V=at,則有F_d1=t×(F×a/C),F_d2=-t×(F×a/C),設(shè)K=F×a/C,于是F_d1=K×t,F_d2=-K×t,K為常數(shù)。由F’=F+F_d可知接收到的頻率F’圍繞中心頻率F對時間t呈線性變化。

因此本信號源模擬的多普勒效應(yīng)頻率變化如圖2所示(圖中0、1、2、3表示一個周期的四種狀態(tài))。

在本文介紹的信號源中,載波頻率圍繞中心頻率10.7MHz做線性變化,線性變化的范圍Y和速率X由用戶從鍵盤輸入。軟件實現(xiàn)的方法是利用單片機的定時中斷,每500微秒計算一次頻率,并轉(zhuǎn)化為頻率控制字,寫入AD9854。為了提高精度,模擬連續(xù)變化,定時的時間越短越好。而單片機內(nèi)部計算的效率很低,因此為了減少中斷服務(wù)程序的計算量,可以在中斷開始之前把一部分需要用到的參數(shù)先計算出來:

載波頻率變化的步長: STEP=X×t=X×500μs

一個狀態(tài)內(nèi)的變化總次數(shù):TOTAL COUNT=Y/STEP=Y/(X×t)

步長對應(yīng)的頻率轉(zhuǎn)換字:SFTW=STEP×248/REF CLOCK

計算出上述三個參數(shù)之后,在中斷服務(wù)子程序中只需設(shè)置一個計數(shù)器COUNT,根據(jù)所在的狀態(tài)(如圖2所示的0或1,2,3),用中心頻率的頻率轉(zhuǎn)換字CENTER FTW加上或者減去SFTW×COUNT,再送至AD9854中即可。

當(dāng)然,也可以將事先計算好的數(shù)據(jù)存儲起來,再查表,減少中斷響應(yīng)時間,但是這樣存儲的數(shù)據(jù)量比較大:以X=2.0Hz/s,Y=40kHz,500μs中斷一次為例,就至少要存儲40M個數(shù)據(jù)。如果存儲的數(shù)據(jù)過少,所模擬的變化就不夠連續(xù)。因此,前述方案較好。

實際上,在載波變化的同時,偽碼的頻率也應(yīng)該發(fā)生相應(yīng)的變化,變化的方法也是用單片機定時改變AD9850的頻率控制字,具體的軟件技術(shù)同AD9854,此處不再贅述。

3 高動態(tài)擴頻仿真信號源的軟件流程

信號源主程序的流程如圖3所示。程序初始化包括對AD9850和AD9854的復(fù)位,設(shè)置AD9850和AD9854缺省值,設(shè)置數(shù)據(jù)和偽碼的組別初值。液晶顯示共有八個顯示畫面,第二屏至第七屏提示用戶輸入各個參數(shù)。需要設(shè)定的參數(shù)有:數(shù)據(jù)碼組、偽碼碼組、幀碼容錯數(shù)、載波變化范圍、載波變化率、偽碼變化率、輸出幅度衰減方式等。然后單片機同時工作在中斷和查詢方式。如果查詢到‘重新設(shè)定’的鍵被按下,就禁止中斷,重新輸入?yún)?shù),再開中斷模擬新的參數(shù)條件下的信號。