基于源耦合邏輯的正交二分頻器設(shè)計(jì)
所屬分類：參考設(shè)計(jì)
上傳者：aet
文檔大?。?span>490 K
標(biāo)簽： IC設(shè)計(jì)軟件
所需積分：0分積分不夠怎么辦？
文檔介紹：設(shè)計(jì)了一種基于源級(jí)耦合結(jié)構(gòu)的正交二分頻電路，由兩個(gè)完全相同的源級(jí)耦合D觸發(fā)器級(jí)聯(lián)構(gòu)成，交替工作于觸發(fā)和鎖存模式。對(duì)傳統(tǒng)的源級(jí)耦合結(jié)構(gòu)做了適當(dāng)改進(jìn)，采用動(dòng)態(tài)負(fù)載，通過(guò)對(duì)PMOS管的開(kāi)關(guān)控制很好地解決了電路工作速度和輸出擺幅間的矛盾；且時(shí)鐘開(kāi)關(guān)PMOS和NMOS采用不同直流偏置，便于低電源電壓下直流工作點(diǎn)的選取。采用TSMC 0.18 μm RF CMOS工藝進(jìn)行仿真驗(yàn)證。實(shí)驗(yàn)結(jié)果表明，分頻器在1.92 GHz輸入時(shí)鐘頻率下能正常實(shí)現(xiàn)正交二分頻，有較寬的鎖定范圍，且在3 V電源電壓下功耗僅為1.15 mW。
現(xiàn)在下載
VIP會(huì)員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。