首頁(yè)
新聞
業(yè)界動(dòng)態(tài)
新品快遞
高端訪談
AET原創(chuàng)
市場(chǎng)分析
圖說(shuō)新聞
會(huì)展
專題
期刊動(dòng)態(tài)
設(shè)計(jì)資源
設(shè)計(jì)應(yīng)用
解決方案
電路圖
技術(shù)專欄
資源下載
PCB技術(shù)中心
在線工具庫(kù)
技術(shù)頻道
模擬設(shè)計(jì)
嵌入式技術(shù)
電源技術(shù)
可編程邏輯
測(cè)試測(cè)量
通信與網(wǎng)絡(luò)
行業(yè)頻道
工業(yè)自動(dòng)化
物聯(lián)網(wǎng)
通信網(wǎng)絡(luò)
5G
數(shù)據(jù)中心
信息安全
汽車電子
大學(xué)堂
期刊
文獻(xiàn)檢索
期刊投稿
登錄
注冊(cè)
首頁(yè)
資源下載
可編程邏輯
正文
Wi-Fi-7第七代無(wú)線網(wǎng)絡(luò)技術(shù)專題
點(diǎn)擊查看ChinaAET Qorvo QSPICE知識(shí)專區(qū)
點(diǎn)擊了解訂《電子技術(shù)應(yīng)用》雜志送開發(fā)板活動(dòng)
進(jìn)入了解AET零信任專題
周立功SOPC源程序
所屬分類:
源代碼
上傳者:
foho
文檔大小:
182 K
標(biāo)簽:
SoPC
所需積分:0分
積分不夠怎么辦?
文檔介紹:
周立功SOPC源程序
現(xiàn)在下載
VIP會(huì)員,AET專家下載不扣分;重復(fù)下載不扣分,本人上傳資源不扣分。
SoPC 相關(guān)資源
SoPC安全啟動(dòng)模型與設(shè)計(jì)實(shí)現(xiàn)
基于FPGA的多通道生理信號(hào)監(jiān)護(hù)儀的設(shè)計(jì)
基于DSP Builder的脈沖治療儀的波形設(shè)計(jì)
基于SoPC的數(shù)碼電子音樂相冊(cè)設(shè)計(jì)與實(shí)現(xiàn)
動(dòng)態(tài)軌道衡數(shù)據(jù)采集與傳輸系統(tǒng)的SoPC設(shè)計(jì)
基于SoPC的智能巡跡小車的設(shè)計(jì)
基于DSP Builder的插值濾波器的設(shè)計(jì)及FPGA
SoC FPGA ARM Cortex-A9 MPCore 處理器高
foho 的最新分享
Xilinx學(xué)習(xí)資料
ModelSim SE 十分鐘入門
NIOS II軟件開發(fā)文檔
周立功SOPC源程序
NIOS II應(yīng)用開發(fā)ABC
PSK調(diào)制與解調(diào)VHDL程序及仿真
活動(dòng)
【熱門活動(dòng)】2025年數(shù)據(jù)要素治理學(xué)術(shù)研討會(huì)
【技術(shù)沙龍】網(wǎng)絡(luò)安全+DeepSeek
【熱門活動(dòng)】2025年NI測(cè)試測(cè)量技術(shù)研討會(huì)
《北斗與空間信息應(yīng)用技術(shù)》雜志誠(chéng)征稿件
【熱門活動(dòng)】2024年基礎(chǔ)電子測(cè)試測(cè)量方案培訓(xùn)
相關(guān)文章
基于FPGA的PCI總線接口多通道DMA控制器的設(shè)計(jì)與實(shí)現(xiàn)
賽靈思全球首個(gè)28nm FPGA Kintex-7 325T給力發(fā)貨
基于FPGA的卷積碼編譯碼器
基于RTL綜合策略的狀態(tài)機(jī)優(yōu)化方案
合作研究取得成功,汽車、工業(yè)和通信電子設(shè)備中的微電子系統(tǒng)進(jìn)一步微型化
SDSoC開發(fā)環(huán)境能為您帶來(lái)什么
相關(guān)視頻
【視頻】在下一代定制設(shè)計(jì)中使用軟核MIPS處理器的5個(gè)原因
【視頻】PlanAhead設(shè)計(jì)分析工具學(xué)習(xí)系列1——簡(jiǎn)介
【視頻】使用PlanAhead進(jìn)行RTL與IP的設(shè)計(jì)入門——PlanAhead學(xué)習(xí)系列4
【視頻】使用PlanAhead設(shè)計(jì)保存——PlanAhead學(xué)習(xí)系列8
【視頻】采用賽靈思設(shè)計(jì)平臺(tái)的ADI FMC模塊演示
【視頻】植物識(shí)別(第三屆OpenHW開源硬件與嵌入式大賽三等獎(jiǎng))
相關(guān)博客文章
ETCS-i 硬件設(shè)計(jì)分析
FPGA實(shí)戰(zhàn)演練邏輯篇54:VGA驅(qū)動(dòng)接口時(shí)序設(shè)計(jì)之1概述
5.菜鳥初入FPGA之LED顯示移位,位拼運(yùn)算
一行錯(cuò)誤代碼葬送了日本這顆18億元的最新衛(wèi)星
數(shù)字集成電路與系統(tǒng)設(shè)計(jì)MooC規(guī)劃
這世界也只有加班貓告訴你什么叫FPGA時(shí)序約束
相關(guān)小組話題
DelayMatrix查看不到一些信號(hào)相應(yīng)于ClkOut的延遲?
請(qǐng)問這個(gè)UART程序?yàn)槭裁床荒苓M(jìn)入中斷
【代網(wǎng)友zylok提問】在FPGA設(shè)計(jì)DSP中實(shí)現(xiàn)脈沖輸出時(shí),請(qǐng)問我如何實(shí)現(xiàn)用快速除法器得出頻率,控制輸出脈沖?
用于移動(dòng)寬帶基礎(chǔ)設(shè)施的新一代無(wú)線電數(shù)字前端解決方案
【USB】YCbCr422轉(zhuǎn)Gray灰度HDL-VIP實(shí)現(xiàn)
MAX II UFM
網(wǎng)站相關(guān)
關(guān)于我們
聯(lián)系我們
投稿須知
廣告及服務(wù)
內(nèi)容許可
廣告服務(wù)
雜志訂閱
會(huì)員與積分
積分商城
會(huì)員等級(jí)
會(huì)員積分
VIP會(huì)員
關(guān)注我們
Copyright ? 2005-
2024
華北計(jì)算機(jī)系統(tǒng)工程研究所版權(quán)所有
京ICP備10017138號(hào)-2