SerDes鏈路協(xié)同仿真與無(wú)源鏈路優(yōu)化設(shè)計(jì)
所屬分類(lèi)：技術(shù)論文
上傳者：wwei
文檔大?。?span>5086 K
標(biāo)簽： SerDes 無(wú)源鏈路分析 眼圖仿真
所需積分：0分積分不夠怎么辦？
文檔介紹：隨著SerDes鏈路信號(hào)傳輸速率的提升，信道鏈路經(jīng)過(guò)芯片封裝和印刷電路板過(guò)孔、AC電容和連接器等，會(huì)導(dǎo)致信號(hào)完整性（Signal Integrity， SI）挑戰(zhàn)進(jìn)一步增大。提出基于SerDes 32 Gbps-NRZ信道傳輸系統(tǒng)，優(yōu)化無(wú)源信道中的BGA過(guò)孔、AC耦合電容焊盤(pán)、FMC連接器（FPGA Mezzanine Card Connector）處Pin腳設(shè)計(jì)，提升了通道阻抗的一致性，建立了更為準(zhǔn)確的無(wú)源鏈路通道模型，并結(jié)合芯片有源IBIS-AMI模型，對(duì)比分析優(yōu)化前后鏈路信道對(duì)眼圖的影響，保證了32 Gbps-NRZ高速信號(hào)的穩(wěn)定傳輸。
現(xiàn)在下載
VIP會(huì)員，AET專(zhuān)家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。