基于晶圓級(jí)技術(shù)的PBGA電路設(shè)計(jì)與驗(yàn)證
所屬分類：技術(shù)論文
上傳者：wwei
文檔大?。?span>5108 K
標(biāo)簽： 晶圓級(jí)封裝 電路小型化 芯片倒裝
所需積分：0分積分不夠怎么辦？
文檔介紹：晶圓級(jí)封裝技術(shù)可實(shí)現(xiàn)多芯片互連，但在封裝尺寸、疊層數(shù)和封裝良率等方面的問(wèn)題限制了其在電路小型化進(jìn)程中的發(fā)展。以一款扇出型晶圓級(jí)封裝電路為例，基于先進(jìn)封裝技術(shù)，采用軟件設(shè)計(jì)和仿真優(yōu)化方式，結(jié)合封裝經(jīng)驗(yàn)和實(shí)際應(yīng)用場(chǎng)景，通過(guò)重布線和芯片倒裝的方式互連，完成了有機(jī)基板封裝設(shè)計(jì)與制造，實(shí)現(xiàn)了該電路低成本和批量化生產(chǎn)的目標(biāo)。本產(chǎn)品的設(shè)計(jì)思路和制造流程可為其他硬件電路微型化開(kāi)發(fā)提供參考。
現(xiàn)在下載
VIP會(huì)員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。