從RTL到GDS的功耗優(yōu)化全流程
所屬分類：技術論文
上傳者：aetmagazine
文檔大?。?span>638 K
標簽： 功耗優(yōu)化設計 人工智能芯片 芯片物理設計
所需積分：0分積分不夠怎么辦？
文檔介紹：功耗作為大型SoC芯片的性能功耗面積(PPA)三要素之一，已經(jīng)變得越來越重要。尤其是當主流設計平臺已經(jīng)發(fā)展到了7 nm以下。AI芯片一般會有多個核心并行執(zhí)行高性能計算任務。這種行為會產生巨大的功耗。因此在AI芯片的設計過程中，功耗優(yōu)化變得尤為重要。利用一個典型的功耗用例波形或者一組波形，可以從RTL進來開始功耗優(yōu)化?；镜姆绞绞墙柚鶭oules-replay實現(xiàn)基于RTL波形產生相對應的網(wǎng)表波形。在Genus的syn-gen、syn-map、syn-opt三個綜合階段，都可以加入Joules-replay，并且產生和綜合網(wǎng)表相對應的波形，用于Innovus PR階段進一步地進行功耗優(yōu)化。在Innovus中實現(xiàn)Place和Routing也分為3個階段：place_opt、cts_opt和route_opt。同樣每一步都可以引入Joules-replay來生成功耗優(yōu)化所需的網(wǎng)表波形。最終在Tempus timing signoff的環(huán)境中，再次引入波形進行功耗優(yōu)化?；谏厦娴囊幌盗懈鱾€節(jié)點的精確功耗優(yōu)化該設計可以獲得10%以上的功耗節(jié)省。此時再結合multi-bit技術，最終可以獲得21%的功耗節(jié)省。
現(xiàn)在下載
VIP會員，AET專家下載不扣分；重復下載不扣分，本人上傳資源不扣分。