基于Cadence 3D-IC平臺的2.5D封裝Interposer設計
所屬分類：技術(shù)論文
上傳者：aetmagazine
文檔大?。?span>1372 K
標簽： 2.5D先進封裝 硅中介層 高帶寬存儲
所需積分：0分積分不夠怎么辦？
文檔介紹：2.5D先進封裝區(qū)別于普通2D封裝，主要在于多了一層Silicon Interposer(硅中介層)，它采用硅工藝，設計方法相比普通2D封裝更為復雜。而高帶寬存儲(High Bandwidth Memory，HBM)接口的互連又是Interposer設計中的主要挑戰(zhàn)，需要綜合考慮性能、可實現(xiàn)性等多種因素。介紹了基于Cadence 3D-IC平臺的Interposer設計方法，并結(jié)合HBM接口的自動布線腳本可以快速實現(xiàn)Interposer設計；同時通過仿真分析確定了基于格芯65 nm三層金屬硅工藝的HBM2e 3.2 Gb/s互連設計規(guī)則，權(quán)衡了性能和可實現(xiàn)性，又兼具成本優(yōu)勢。
現(xiàn)在下載
VIP會員，AET專家下載不扣分；重復下載不扣分，本人上傳資源不扣分。